精密PCB製造、高周波PCB、高速PCB、標準PCB、多層PCB、およびPCBアセンブリ。
最も信頼性の高いPCB&PCBAカスタムサービスファクトリー。
PCB技術

PCB技術 - 高速PCBにおける電力完全性の設計

PCB技術

PCB技術 - 高速PCBにおける電力完全性の設計

高速PCBにおける電力完全性の設計

2021-08-25
View:389
Author:IPCB

はじめに


徐々に増加する PCB設計 複雑さ, 反射に加えて, クロストーク, 信号完全性のためのEMI解析, 安定して信頼性の高い電源はまた、設計者のための重要な研究方向の一つとなっている. 特に、スイッチング素子の数が増加し続け、コア電圧が低下し続ける場合, 電源の変動はしばしばシステムに致命的な影響を及ぼす, だから人々は新しい用語を提唱します, referred to as PI (powerintegrity). 今日の国際市場で, IC設計は比較的発展している, しかし、パワーインテグリティ設計はまだ弱いリンクです. したがって, 本論文では、2000年における電力完全性問題の発生を提案する PCBボード, パワー完全性に影響する因子を分析する, そして、2000年の電力完全性問題を解決するための最適化方法と経験的設計を提案する PCBボード. 理論解析と実用的な応用. 値.


電源ノイズの原因と解析


NAND回路図を用いて電源雑音の原因を解析した。図1の回路図は、3入力NANDゲートの構成図である。NANDゲートはデジタルデバイスであるので、“1”と“0”レベルの切り替えによって動作する。ic技術の継続的な改善に伴い,ディジタルデバイスのスイッチング速度が速くなり,より高周波成分を導入し,ループ内のインダクタンスは高周波数での電力変動を容易に引き起こす。図1のように、NANDゲート入力がすべてハイであるとき、回路のトランジスタがオンになり、回路が一時的に短絡され、電源が接地線に流れる間、コンデンサが充電される。このとき、電力線及び接地線上の寄生インダクタンスにより、図2に示すように、レベルの立ち上がりエッジによって、電力線及び接地線に電圧変動が生じるという式V=LDI/DTから知ることができる。ノイズ。NANDゲート入力が低いときに、コンデンサはこの時に放電し、これはグランド上に大きな雑音を発生するそして、この時の電源は、コンデンサに電荷がないので、回路の瞬間的な短絡によって引き起こされる突然の電流変化しかない。電流の急激な変化は立ち上がりエッジよりも小さい。NANDゲート回路の解析から,電源不安定性の根本原因は主に2つの局面にあることを知っている。第1に,過渡的交流電流は,デバイスが高速でスイッチングされるときには大きすぎる

ATL研

第2は電流ループ上に存在するインダクタンスである. The so-called ground power integrity problem means that in a high-speed PCB, 多数のチップが同時にオンまたはオフにされるとき, 回路に大きな過渡電流が発生する. 同時に, 電力線及び接地線におけるインダクタンス及び抵抗の存在により, 両方とも電圧変動がある. 電力完全性問題の性質を知る, 我々は、電力完全性問題を解決することを知っている, まず第一に, 高速装置用, 高周波ノイズ成分を除去するために減結合コンデンサを追加する, 信号の過渡時間を減らすために;ループ内に存在するインダクタンスについて, 電力供給の階層的設計を検討しなければならない.

ATL研

第三に,デカップリングコンデンサの応用


In 高速PCB設計, 減結合コンデンサは重要な役割を果たす, そして、その配置場所も非常に重要です. これは、電源が短時間の負荷に電力を供給するときである, コンデンサの蓄積電荷は、電圧が降下するのを防ぐことができる. コンデンサが不適当な位置に置かれるならば, 線インピーダンスが大きすぎて電源に影響を与え得る. 同時に, コンデンサは、デバイス100の高速スイッチング中に高周波ノイズを除去することができる. 高速で PCB設計, 一般に、電源の出力端及びチップの電源入力端にデカップリングコンデンサを追加する. The capacitance value close to the power supply end is generally larger (such as 10μF). これは、一般に、電源ノイズをフィルタリングするために使用されるためである, DC電源の共振周波数は比較的低くすることができる同時に, 大型コンデンサは、電源出力の安定性を確保することができる. 電源に接続されたチップのピンに追加されたデカップリングコンデンサのために, its capacitance value is generally small (such as 0.1μF), 高速チップで, ノイズ周波数は概して高い, コンデンサの共振周波数をデカップリングする必要がある, それで, デカップリングコンデンサのキャパシタンスは小さくなければならない.


デカップリングコンデンサの配置に関しては、不適切な配置がラインインピーダンスを増加させ、その共振周波数を減らし、電源に影響を与えることを知っている。チップまたは電源のデカップリングコンデンサとインダクタンスのために、我々は式を使うことができます:

ATL研

式では、L:キャパシタとチップとの間の線の長さ;r :線の半径D:電力線と地面の間の距離;


このことから、インダクタンスLを減少させるためには、LおよびDを減少させなければならない。すなわち、デカップリングコンデンサおよびチップによって形成されるループ面積を減少させる必要がある。すなわち、キャパシタおよびチップは、チップデバイスに可能な限り近く必要であることが必要である。


フォース, the 電力回路の設計


電力の完全性を確保するために、良い配電網が不可欠であることを知っている。まず、電力線および接地線の設計については、インピーダンス値をできるだけ小さくするために、線幅が厚く(例えば幅が40ミル、通常の信号線が10 mil)確保する必要がある。チップの速度が高くなるにつれて、5 / 5ルールに従って、専用のパワー層と専用の接地層によって電力を供給され、ループを形成するための多層基板が使用され、回路のインダクタンスが減少する。