PCB技術 - 高速回路基板設計の信号完全性を扱うためにシリアルRapidio交換を使用

The signエーl integrity (SI) problem is becoming an 問題 of increasing concern for digital ハードウェア デザインers. 無線基地局として, 無線ネットワークコントローラ, 有線ネットワークインフラ, 軍用アビオニクスシステムはデータ速度帯域幅を増加させる, 回路 板 デザイン ますます複雑になっている.

現在、チップ間の高速シリアルリンクは、全体的なスループット性能を改善するために広く使用されている。プロセッサ、FPGAおよびデジタル信号プロセッサは、大量のデータを相互に送信することができる。加えて、データは回路基板から送られて、バックプレーンを通じてスイッチカードに伝送されなければならず、スイッチカードは、「システム」のシャーシまたは他の場所の他のカードにデータを送ることができる。Rapidioをサポートする交換はこれらの異なるコンポーネント間の相互接続を実現することができて、これらのアプリケーションのリアルタイムバンド幅要件を満たすために広く使われる。

本稿では，高速インタフェイス設計に関連した信号完全性問題（高速度インタフェース設計を支援するrapidioスイッチングの主な機能）などを論じた。Rapidioスイッチングの機能の最適化は、高速設計においてより高い信号完全性を達成することである。

高速インタフェイス設計課題

信号品質は、システムのすべての面に非常に重要です。直列Rapidioのために、信号品質は受信アイダイアグラムの大きさによって、定量化される。受信アイダイアグラムは、無限の連続軌道であり、波形が前の軌跡で繰り返される。目のダイアグラムが大きくなるほど、信号品質が向上する。

信号品質は、多くの方法で影響を受ける可能性がある。信号チャネルにおけるノイズまたは他の乱雑な信号、不良信号チャネル配線、外部ソースからの伝導または放射、およびシステム自身によって生成されるノイズ。上記のすべての要素の組み合わせは、受信アイダイアグラムが収縮する原因となる。ボードレベルの問題に加えて、信号の整合性はまた、接続の送信元（送信端）と送信先（受信側）の影響を受ける可能性があります。したがって、ソースおよび宛先IC特性は、システム全体の信号完全性において考慮されるべきである。

ボードレベル設計に関する考察

回路基板設計に関しては、考慮すべき共通の要素は以下のとおりである。

1 .回路基板の電源入力,ローカルレギュレータの出力,分配

クロック生成と分配

デカップリング

4. PCB 基礎材料

チップツーチップ接続

回路基板とバックプレーン接続の接続

回路基板スタッキング及びインピーダンス制御

ラック間コネクタ、ケーブル及びコネクタ

動作周波数が300 MHzよりも高い場合、低周波回路基板設計に適用される設計ベストプラクティスのほとんどが修正される必要がある。波長が回路基板の大きさに匹敵するときに生じる要因を考慮しなければならない。これは、基本周波数の波長だけでなく、完全波形を構成するフーリエ（周波数領域）成分にも適用される。

FR 4材料は、回路基板用の基本材料として使用することができるが、より高い周波数では、材料の誘電率だけでなく、損失係数も考慮する必要がある。ビアの設計も非常に重要になってきた。なぜなら、使用されていないチューブ長のインピーダンス（より低い周波数では無視できない効果を有する）は、より厚い回路基板およびバックプレーンのインピーダンスに合わないからである。理想的な信号完全性以下の配線に注意を喚起し、クロストーク領域を指摘するためにポスト設計シミュレーションを完了することが最善である。

回路基板上の信号完全性の特定の問題は、高速プロセッサバスと高速メモリインターフェース、クロック発生及びクロックノイズの存在、及び通常、単一終端並列バス、電力分配、インピーダンス整合、グランドバウンス、クロストーク及びクロック生成を含む様々な回路基板雑音源によって引き起こされる。

シリアルRapidioスイッチ

シリアルRapidio相互接続は、上記のいくつかの信号の整合性の問題に対処するために使用することができます。Rapidioは、チップ、回路基板とシャシーの間の相互接続のための成熟して開いた標準です。これは、ワイヤレスインフラ、ネットワーク、ストレージ、科学、軍事、および産業市場の機器のニーズを満たすために埋め込まれたコンピューティングの分野で大手メーカーによって設計されています。信頼性，費用対効果，性能，スケーラビリティ要件

Rapidioは、現在と将来の組み込みアプリケーションのニーズを満たすように設計されたポイントツーポイントデータパケット交換相互接続プロトコルです。Rapidio Physical Layer 1 x / 4 x Linkシリアル仕様は、電子シリアル接続を使用するデバイスの物理層メディア要件を満たすことができます。この仕様は片方向差動シグナリングを使用するデバイス間の全二重シリアル物理層インターフェースを定義します。加えて、より高いリンク性能を必要とするアプリケーションのために、それはまた、4つのシリアルリンクを結合することができます。また、リンクを通してリンク管理とデータパケット伝送のためのプロトコルを定義します。

rapidioシステムのアーキテクチャはエンドポイント成分とエンドポイントを接続するスイッチング構造からなる。エンドポイントをメールシステムの出発点として想像し、ポストを傍受して宛先に送る郵便局としてのスイッチ。Rapidio相互接続アーキテクチャは、論理層、一般のトランスポート層および物理的なレイヤーを含んでいる仕様に従って階層化されたアーキテクチャに分割される。Rapidioプロトコルの物理層は、チップシリアライザーDeserializer（Serdes）で処理されます。serdeの特性は，回路基板の設計時にハードウェア設計者が直面する信号完全性問題に一定の影響を及ぼす。スイッチ設計の他の多くの側面も信号完全性に影響する。

Rapidioスイッチングの特性は回路基板設計を簡素化し，高い信号完全性を達成する

クロック生成

イニシエータに関する限り、SRIOスイッチは低ジッタを達成するノイズフリークロック信号を持たなければならない。低ジッタ信号は基本的に低位相雑音の特性を有する。入力クロック信号がより高い周波数出力信号を達成するために増加する場合、チップ回路は、最小位相雑音を生成するように最適化されなければならない。Tundra Eyes - Count - TI 57 XシリアルRapidioスイッチは、集積化低雑音増幅PLLで125 MHzと155 MHzのクロックを使用して3.125 GHzまでの出力信号を生成します。多くの製品は、上記の機能を達成するために独立した回路を使用するので、それらはTundraスイッチングチップのような低いジッタを達成することができない。出力信号の明快さは、Tundraスイッチングチップを使用するときと同様に良くないので、回路基板設計が上述した他のボードレベル信号整合性問題を許容することは困難になる。

プログラマブル伝送プリエンファシスおよび受信機等化

に デザイン 高速の 回路板, since the signal is transmitted from チップ to the chip through the 回路 板 またはバックプレーンを通って, 信号減衰を考慮する必要がある. 要するに, 実際の信号は、エンドポイントに達すると強度が低下する, そして、位相シフトが起こるかもしれません. 一般に, すべてのメディアで, より高い周波数高調波は、低い周波数高調波減衰のより大きい割合を有する. 全体の信号を高めることは十分ではない, それは、ノイズフロアを拡大し、位相シフト問題を解決しないので. Serial RapidIO switches and endpoints (like すべて other high-speed デザインs such as GbE and 10GbE) utilize technology to avoid this problem and maintain the integrity of the original signal.

送信前強調と受信機の等化の効果を理解するには、アイダイアグラムを確認することができます。目標は“目を開く”を達成することです。これらのテクニックが使われないならば、アイダイアグラムは「閉じる」ために始めます。

送信プリエンファシス技術は送信信号に高周波数を加え，信号減衰とエンドポイント間の位相シフトの問題を解決する。したがって、すべての周波数を単に増幅する代わりに（この方法は、スイッチングチップの全体的な電力消費も増加させる）、伝送プリエンファシスは、送信機能を介して出力波形を効果的に強化し、出力波形の高周波数を増加させ、それを制御するために仮想コンポーネントを使用することができる。伝送媒体に起因する位相シフトを解決するために位相シフトを行う。この方法は信号の完全性を維持し，アイダイアグラムを維持するのに非常に有効である。

Although transmission 前emphasis is usually applied in many high-speed ICs to optimize overall system-レベル signal integrity, 「送信端」における送信プリエンファシスは、「受信端」における受信機等化とともに使用されるべきである. 受信機等化は、高周波伝送損失および位相シフトを補償するためにエンハンサー伝送機能を使用する 回路基板 バックプレーン. Since these transmission losses occur before the signal reaches the destination IC (in this article, the serial RapidIO switch), usually the switch must take measures before the signal is sent to the next transmission part (another switch) or endpoint in the system Compensate for these losses. 受信機等化の効果は伝送プリエンファシスと同様である, これは全体の信号対雑音比を改善できる. 注意：スイッチチップに接続された各リンクは、異なる特性を有し得る.

同様に、各リンクの受信機の等化の必要性は異なり、使用する前にプログラムする必要がある。すべてのTundra Rapidio TSi 57 xスイッチは、この機能を備えており、信号の整合性の面では、この機能は、システムレベルのデザインを大幅に簡素化します。

同期・非同期交換設計

シリアルRapidioの標準は、3つの異なるリンク率をサポートしています。交換は、同期と非同期の2つのカテゴリに分けることができます。

同期スイッチングは、全てのポートが同じ速度で動作しなければならないスイッチングを指す。

非同期スイッチングは、各ポートが特定のリンクのトラフィック要求によって必要とされる周波数で動作できるスイッチングを指す。

大部分のアプリケーションにおいて、最適解は非同期スイッチングである。そして、それはより低い全体的なシステム電力消費との通信のための要求を満たすことの利点を有するだけでなく、シグナル完全性に関してクロストークに対するより少ない影響も有する。

パッケージングと配線

信号完全性問題は、パッケージングと基本的な材料設計に大きく影響されるかもしれません。例えば、高性能フリップチップ及びワイヤボンドパッケージングは、電力伝送を改善し、リターンロスを低減することができる。Rapidioスイッチでは、100オームの差動インピーダンスと低い変動を維持するためにインピーダンス整合を改善することが重要である。フリップチップパッケージは、上記の状況を改善することができます。

効率的な球面マッピング

シリコンチップ供給元は、チップからボールグリッドへの信号伝達を単純化するための球面マッピングを選択することができるが、その役割はこれに限定されない。理想的な状況では，球面マップを設計するとき，システム全体の実装を考慮する。例えば、球形のマップを設計するとき、周辺ICをスイッチ・チップにリンクするのを忘れないでください。設計は、層の数と必要な領域を最小にするように最適化されなければならず、これは最終設計の信号完全性を向上させることができる。かなり濃密な球面マッピングを備えたICは、回路基板上に多数の層がICから信号を送り出す必要があり、高コストのシステムレベル設計をもたらす。もう一つの問題は、上記の同期と非同期のRapidio交換の違いに関する議論で言及された信号チャンネル間のクロストークです。信号チャネルと効率的な球面マッピングとの間のクロストークに密接に関連する問題は、電力ピンと接地ピンとの間の間隔である。あまりに多くの連続Rapidioポートが小さいパッケージに挿入されるならば、信号が漏話に起因する信号完全性問題を引き起こすかもしれません。

デザインコンベンション

さて、ボード・レベルの設計問題であるシグナル・インテグリティの別の側面をレビューしましょう。設計者は騒音の影響を制御するために多くの設計指針をとることができる。一般的に、良い設計方法は、回路基板設計者がボードレベル通信によって生成される信号ノイズを制御し、外部ノイズ源を制限し、デバイス自身のノイズを解決するのを助けることができる。

最初に、すべてのデザインは、各々のトレースのインピーダンスがその伝送デバイスと一致することを確実とするために正しい痕跡幅、間隔、およびトポロジーを使用するべきです。インピーダンス不整合は、立ち上がりエッジと後縁の品質に影響を与え、遅延時間、クロストーク、およびEMIを確定する。

同期信号群間に十分なチャネル間隔が存在することを保証する必要があり、チャネル長を制限しなければならず、差動対信号間のオフセットを最小化しなければならない。配線時には、配線層遷移の数を最小化し、寄生効果を制限する。不要なインダクタンスおよび浮遊キャパシタンスにおけるビアのコストは非常に高く、最小化すべきである。BGAパッドを除いて、各々のチャンネルは、通常最高2つのビアを許します。

シグナル完全性の徹底的な検証は重要です。推定寄生性を使用して，事前設計解析は設計性能を理解するために必要なデータを提供することができるが，正確なポストデザイン寄生は潜在的シグナル完全性問題を発見するのに必要な詳細を提供できる。この方法を使用して，回路ネットリストをシミュレーションのために作成し，結果を記録した。

チャンネルおよび信号チャネルができるだけ短くされて、接地層によって、または、物理的に切り離されて、インピーダンス不一致または共振を生じるいかなる構成も避けるために注意を払う場合、良好なシグナル完全性が得られることが可能である。

より高い信号完全性を達成するために、シリアルRapidioスイッチチップを選んでください

どうやって デザインERは、シリアルRapidioスイッチを選びます? Just as グッド デザイン 実践は助ける 回路 板 デザインERSによって生成される信号ノイズを制御する 回路 板-レベル communications, hardware デザインERはクロック生成の特性を積極的に考慮する必要がある, 伝送プリエンファシスと受信機等化, 最適化実装技術, 有効球面写像, と非同期に デザインEDシリアルRapidioスイッチは、システムレベルの高い信号の整合性を確保することができます デザイン. 明らかに, 時 choosing a serial interface, によって選択されたチップ デザインERは適切な機能しか持たない, スイッチングチップ デザイン高速信号の問題を解決するために.

現在、Tundra半導体会社は、上記の特性を有する3世代の直列Rapidioスイッチング製品を提供することができる。TSI 57 X製品ラインは、TSI 574、TSI 576、およびTSI 578を含む。ポート数は4〜16ポートであり、動作速度は1.25 gから3.125 gの範囲である。各ポートはX 1とX 4のチャンネルをサポートしており、各ポートの消費電力は120〜200 mWである。TSI 57 X製品ラインは、送信プリエンファシスとレシーバー等化を含むこの記事で説明されるすべての信号完全性機能を持ちます。以前のTSI 56 X製品ラインと比較して、この製品は、マルチキャスト機能とマトリックス性能モニタリングを含む若干の新しい機能を加えました。さらに、多くの高度な通信管理機能は、無線基地局、無線ネットワークコントローラ、有線ネットワークインフラ、および軍事アビオニクスシステムなどのアプリケーションの高性能要件を満たすように最適化されている。

本稿要旨

上記の解析を通じて、基本設計ルールに精通している場合、高周波相互接続（例えば、シリアルRapidio）がシステムで使用されるとき、雑音、過渡効果、クロストークまたはジッタなどの貧弱な信号完全性に関連するいかなる従来の問題も回避できることが分かる。