精密PCB製造、高周波PCB、高速PCB、標準PCB、多層PCB、およびPCBアセンブリ。
本文は基本的な<1 href="/tw/pcb-board.html"target="_ blank">PCBボードレイアウトのプロセスから、EMI放出制御におけるPCB層積層の役割と設計技術を討論しました。
電源バス
ICの電源ピン付近に適切なコンデンサを合理的に配置することで、ICの出力電圧ジャンプの変更を速くすることができます。しかし、問題はこれで終わりませんでした。コンデンサの限られた周波数応答により、これはそれらが必要な高調波電力を生成することを封鎖し、それによって帯域全体でICの出力を清浄に駆動します。さらに、電源母線上に発生する過渡電圧は、共通モードEMI干渉の主な源であるデカップリング経路のインダクタンス上に電圧降下を発生します。私たちはどのようにこれらの問題を解決すべきですか。回路基板にICがある場合、IC周辺の電源平面は、離散コンデンサから漏れたエネルギーを集め、クリーンな出力に高周波エネルギーを提供する良好な高周波コンデンサと考えることができます。また、良好な電源層のインダクタンスは小さく、このインダクタンス合成の過渡信号も小さく、コモンモードEMIを低減します。もちろん、電源層からIC電源ピンへの接続はできるだけ短くしなければなりません。デジタル信号の立ち上がりが速くなっているため、IC電源ピンがあるパッドに直接接続されているため、個別に検討します。
コモンモードEMIを制御するためには、電源平面は、結合を解除し、十分に低いインダクタンスを持つように設計された合理的な電源平面でなければなりません。どれだけいいのかと聞かれるかもしれません。この問題の答えは、電源の階層化、層間資料、動作周波数（すなわち、IC立ち上がり時間の関数）に依存します。通常、電力層の間隔は6 milで、中間層はFR 4資料で、電力層の平方インチ当たりの等価容量は約75 pFです。明らかに、層間隔が小さいほど、容量が大きくなります。立ち上がり時間が100から300 psの間のデバイスは多くありませんが、現在の集積回路の発展速度では、立ち上がり時間が100から300 psの間のデバイスが大きな割合を占めています。立上り時間が100〜300 psの回路では、3 mil層間隔はほとんどの用途には適用されなくなります。当時、層間隔が1 mil未満の層状化技術を用い、FR 4誘電体材料を非常に高い誘電率で置換する必要がありました。現在、セラミックスとの間は100 ~ 300 psの立ち上がり時間回路の設計要件を満たすことができます。将来的には新しい資料や方法が採用される可能性がありますが、今日一般的に見られる1 ~ 3 ns立ち上がり時間回路、3 ~ 6 mil層ピッチ、FR 4誘電体資料については、通常、ハイエンド高周波を処理し、過渡的に十分に低い水準に維持するのに十分であり、つまり、コモンモードEMIは非常に低い可能性があります。本文で提供するPCB積層設計例は、層間隔が3〜6ミルであると仮定します。
でんじマスク
信号経路の観点から見ると、良い階層戦略は、すべての信号追跡を電源または接地層に近い1つまたは複数の階層に置くことであるはずです。電源については、電源層と地上層が隣接しており、電源層と地上層の間の距離ができるだけ小さいことが、「階層」戦略と呼ばれています。
PCBスタック
EMIのマスクと抑制に役立つスタック戦略はどれですか。次の階層スタック方式は、電源電流が単層上を流れ、単電圧または複数の電圧が同じ層の異なる部分に分布していると仮定しています。複数の電源プレーンの場合については後述します。
4層プリント基板
4層板設計にはいくつかの潜在的な問題があります。まず、厚さ62ミルの従来の4層板では、信号層が外層にあっても、電源層と接地層が内層にあり、電源層と接地層の間の距離が大きすぎます。コスト要件がある場合は、従来の4層板に代わる次の2つの方法を考えます。どちらのソリューションもEMI抑制効果を高めることができますが、回路基板上の素子密度が十分に低く、素子の周囲に十分な面積（必要な電源銅層を置く場所）がある場合にのみ、EMI抑制効果を高めることができます。PCBの外層はすべて接地層で、中間の2層は信号/電源層です。信号層上の電源はワイドトレース配線を採用しており、これにより電源電流の経路インピーダンスが低くなり、信号マイクロストリップ経路のインピーダンスも低くなります。EMI制御の観点から見ると、これは既存の4層PCB構造です。第2の態様では、外層は電源と接地を受信し、中間層は信号を受信します。従来の4層板に比べて、この方式の改良幅は小さく、層間インピーダンスは従来の4層板と同じように劣っています。トレースインピーダンスを制御するには、上記のスタック方式は、電源と接地銅島の下でトレースを非常に注意深く配線する必要があります。さらに、電源または接地層上の銅アイランドは、直流と低周波の接続を確実にするためにできるだけ緊密に相互接続されている必要があります。
6層プリント基板
4層板上の素子密度が比較的高い場合は、6層板を使用します。しかし、6層板設計のいくつかの積層方式は電磁場を遮蔽するのに不足しており、電源母線の過渡信号を低減するのにあまり影響しません。次の2つの例について説明します。第1の例では、電源と接地はそれぞれ第2層と第5層に位置しています。電源銅コーティングの高インピーダンスにより、コモンモードEMI放射を制御することは難しいです。しかし、信号インピーダンス制御の観点から見ると、この方法は非常に正しいです。第2の例では、電源と接地をレイヤ3とレイヤ4にそれぞれ配置します。この設計は電源銅クラッドインピーダンスの問題を解決しました。第1層と第6層の電磁遮蔽機能が劣るため、差動モードEMIが新たに増加します。2つの外層上の信号線の数が少なく、トレース長が短い（信号高調波長の1／20未満）場合、この設計は差動モードEMI問題を解決することができます。特に、差動モードEMIの抑制効果は、外層上の非コンポーネント領域と非痕跡領域を銅で充填し、銅被覆領域を接地する（1／20波長当たり1間隔）ことにより優れています。前述したように、銅領域は複数の点で内部接地層に接続されなければなりません。一般的な高性能6層板の設計では、一般的に第1層と第6層が地上層として配置され、第3層と第4層が電源層と地上層として配置されています。電源と接地層の間に2つの中心を持つデュアルマイクロストリップ信号線層により、このEMI抑制効果は非常に優れています。このデザインの欠点は2層の痕跡しかないことです。前述したように、外層のトレースが短く、銅がトレースレス領域に配置されている場合、従来の6層板も同じスタックを実現することができます。もう1つの6層基板のレイアウトは、信号、接地、信号、電源、接地、信号であり、信号の完全性設計に必要な環境を提供します。信号層は地平面に隣接し、電源と地平面が対になっています。明らかに、欠点はレイヤーのスタックがアンバランスであることです。これは通常、製造業に迷惑をかけることになります。この問題を解決する方法は、第3層のすべての空白領域を銅で埋めることです。第3層の銅密度が銅充填後に電源層または接地層に近づくと、この板は構造バランスのとれた回路基板として緩く計算することができます。銅充填領域は電源または接地に接続する必要があります。接続ビア間の距離は依然として1/20波長であり、どこにもないとは限らないが、理想的には接続すべきです。
10層プリント基板
多層板間の絶縁層は非常に薄く、この10層または12層板の層間インピーダンスは非常に低く、積層や積層の問題がなければ、良好な信号完全性が期待できます。厚さ62ミルの12層板を製造することはさらに困難であり、12層板を加工できるメーカーも多くないです。信号層とループ層の間には常に絶縁層があり、10層板設計では中間6層を割り当てて信号線を配線するソリューションはそうではありません。また、信号層はループ層に隣接していなければなりません。つまり、回路基板の配置は信号、接地、信号、信号、電源、接地、信号、信号、接地、信号です。この設計は信号電流とその回路電流に良好な通路を提供しています。正しい配線戦略は、X方向に第1層を配線し、Y方向に第3層を配線し、X方向に第4層を配線することであり、これに類推してください。これらの痕跡を直観的に見ると、第1層と第3層は一対の階層組み合わせであり、第4層と第7層は一対の階層組み合わせであり、第8層と第10層は後一対の階層組み合わせです。記録トラックの方向を変更する必要がある場合は、第1レイヤ上の信号線は第3レイヤに「スルーホール」し、次に方向を変更しなければなりません。実際には、必ずしもそれができるわけではないかもしれませんが、デザインとして、概念はそれを堅持しようとしています。同様に、信号の配線方向が変化する場合は、レイヤ8とレイヤ10またはレイヤ4からレイヤ7のビアを通過しなければなりません。このルーティングにより、信号の前方経路と戻り経路との間の緊密な結合が確保されます。例えば、信号がレイヤ1にルーティングされ、ループがレイヤ2にルーティングされ、レイヤ2にルーティングされている場合、レイヤ1上の信号が「スルーホール」を通ってレイヤ3に到達しても、ループはレイヤ2に位置し、低インダクタンス、高容量、良好な電磁マスク効果を維持します。実際の配線がそうでなければダメです。例えば、第1層上の信号線は貫通孔を通って第10層に到達します。この場合、回路信号は第9層から接地層を見つけなければならず、回路電流は穴を通じて最も近い接地（抵抗器やコンデンサなどの素子の接地ピン）を見つける必要があります。たまたま近くにこのような通路があったら、あなたは本当にラッキーです。このような緊密な貫通孔がなければ、インダクタンスが新たに増加し、容量が減少し、EMIが新たに増加することは間違いありません。信号線が貫通孔を通って現在の一対の配線層から他の配線層に離れなければならない場合は、ループ信号が適切な接地層にスムーズに戻るように、接地貫通孔をスルーホールの近くに置く必要があります。レイヤ4とレイヤ7の組み合わせについては、電源層と地上層との間の容量結合が良好で、信号が伝送されやすいため、信号回路は電源層または地上層（つまりレイヤ5またはレイヤ6）から戻ります。
多電源層設計
同じ電圧源の2つの電源平面が大電流を出力する必要がある場合は、回路基板は2組の電源平面と接地層に配置されている必要があります。この場合、各電源と接地層の間に絶縁層を配置します。このパイプラインを通じて、インピーダンスが等しい2組の電源母線を得て、電流を平均的に分配することを期待しています。電力平面のスタックによってインピーダンスが等しくならないと、シャントが不均一になり、過渡電圧が大きくなり、EMIが大幅に増加します。回路基板に異なる値の電源電圧が複数ある場合は、複数の電源プレーンが必要です。異なる電源用に独自のペア電源と接地層を作成することを忘れないでください。上記の2つの場合、回路基板上の電源と接地板の位置を特定する際には、メーカーのバランス構造に対する要求を覚えておいてください。
まとめ
多くのエンジニアが基板を厚い62milの従来のプリント基板として設計し、ブラインドホールや埋め込み式のビアがないことを考慮すると、基板の階層化や積層に関する議論はこれに限られます。厚さの差が大きすぎる板に対して、本文の推薦する層状化方案は理想的ではないかもしれない。また、ブラインド穴や埋め込み穴を有する回路基板の処理配管が異なります。本文中の積層方法は適用できません。厚さ、ビアフロー、および回路基板設計における回路基板層数は、問題解決の鍵ではありません。優れた層スタックを使用すると、電源プレーン上の過渡電圧を確保することができます。またはプレーンは、そのようにパワーバスバーによって影響されません。信号Sと電力の電磁場を遮蔽するキー理想的には、信号トレース層とその戻り層及び／又は対層間隔との間に排他的分離層が存在し得ます。これらの基本概念と原則に基づいて、the PCBボードは常に設計要求を満たすことができます。現在、ICの上昇時間はより短く、将来もより短くなり、本文で討論した科学技術はEMIマスク問題の解決に重要です。
（株）iPCBはPCB＆PCBAの設計、製造販売及びこれらの付随業務の電子相関事業を手掛けています。弊社の詳細はリンク：https://www.ipcb.jp/ 或いはhttps://www.ipcb.com/jpをご覧ください。
