電子設計 - 見張り者高速PCB設計経験

学問 高速PCB デザインは「恥ずかしさを求めて」のプロセスであり、絶え間なく経験を積む. 質問をしたり、他人の質問や答えを見たりすることによって多くの予期せぬ利益が得られる.

1. 高速設計 多層PCB, 抵抗器とコンデンサのパッケージングの選択の主な根拠は何か? パッケージは一般的に使用されます, 例をあげる?

0402は一般的に携帯電話で使用されます0603は一般的な高速信号モジュールで一般的に使用される基本的にはパッケージが小さいほど寄生パラメータが小さくなる。もちろん、異なるメーカーの同じパッケージは、高周波パフォーマンスに大きな違いを持ちます。

キーの場所に高周波特殊コンポーネントを使用することをお勧めします。

2 . PCB設計時の電磁環境適合性EMC / EMIの考え方とその諸相どのような処置がとられますか。

EMI / EMC設計は、装置の位置、PCBスタックの配置、重要な接続のルーティングとレイアウトの始めにデバイスの選択を考慮しなければなりません。

例えば、クロック発生器の位置は外部コネクタに近接してはならない。高速信号は、可能な限り内側の層に行く必要があります。反射を低減するために，基準層の特性インピーダンス整合と連続性に注目した。デバイスによって押される信号のスルーレートは、高さを減少させるためにできるだけ小さくなければならない。周波数成分は、デカップリング／バイパスコンデンサを選択するとき、その周波数応答がパワープレーン上のノイズを低減するための要件を満たしているかどうかに注意を払う。

さらに、高周波信号電流の戻り経路に注目し、ループ面積をできるだけ小さくする（すなわち、ループインピーダンスが小さい）放射線を低減する。グランドは高周波ノイズの範囲を制御するために分割することもできる。

最後に、適切にPCBとハウジングの間のシャシーグラウンドを選択します。

高速多層PCBの場合、電力線、接地線、信号線の適切な線幅設定は何か。共通の設定は何ですか？例を挙げることができますか。例えば、300 MHzで動作周波数を設定するには？

300 MHzの信号については、線幅と線と接地の間の距離を計算するためにインピーダンスシミュレーションを実行しなければならない電力線は電流の大きさに応じて線幅を決定する必要がある。混合信号PCBにおいて、「ライン」は一般に、接地を表現するために使用されず、ループ全体の抵抗が最小であることを保証するために、プレーン全体であり、信号線の下に完全な平面が存在する。

アナログデジタル混成システムに関しては、電気層が分割され、接地面が銅で覆われていることを示唆する人もいますし、電気的接地層が分割されていることを示唆する人もいますし、別の理由は電源端子に接続されていますが、信号への回帰経路は遠く離れていることもあります。特定のアプリケーションの適切な方法を選択する方法？

高周波＞20 MHzの信号線があって、長さと量が比較的大きいならば、このアナログ高周波信号のために少なくとも2つの層が必要です。

信号線の1つの層、大面積グラウンドの1つの層、および信号ライン層は、十分なバイアを接地にパンチする必要がある。

その目的は:

アナログ信号の場合、これは完全な伝送媒体およびインピーダンス整合を提供する

接地面は他のデジタル信号からアナログ信号を分離する

c .地面ループは十分小さいので、たくさんのビアを作り、地面は大きな平面です。

高速信号連鎖の応用においては、複数のASICのためのアナログおよびデジタルグラウンドが存在する。地面は分割されるべきかどうか？既存のガイドラインは何ですか？どの効果が良いですか？

これまでのところ結論はない。通常の状況では、チップのマニュアルを参照できます。

すべてのADIハイブリッドチップのマニュアルは、接地スキームを推奨し、いくつかの共通の地面に推奨され、いくつかは、孤立した地面のために、チップ設計に応じてお勧めします。

6 .高速PCB設計における蛇行線に適した状況何か欠点がありますか。例えば、差動配線の場合、2組の信号は直交する必要がある。

サーペンタインルーティングは異なるアプリケーションのために異なる機能を持っています。

a .蛇行線がコンピュータ・ボードに現れるならば、それは主に回路の干渉防止能力を改善するためにフィルタ・インダクタンスとインピーダンスマッチングとして機能します。コンピュータ・マザーボードの蛇行トレースは、PCI CLK、AGPCIK、IDE、DIMMおよび他の信号線のようないくつかのクロック信号において、主に使用される。

b .通常のPCBボードでは、フィルタインダクタンスの役割に加えて、無線アンテナのインダクタンスコイルとしても使用できる。例えば、2.4 Gの風変わりなトーキーのインダクタとして使用されます。

c. いくつかの信号の配線長は厳密に等しくなければならない. 高速の等しい線長 デジタルPCBボード is to keep the delay difference of each signal within a range and ensure the validity of the data read by the system in the same cycle (delay When the difference exceeds one clock cycle, the data of the next cycle will be read incorrectly).

例えば、233 MHzの周波数を使用して、intelhubアーキテクチャにおいて、13のHublinksがある。長さは、時間遅れに起因する隠れた危険を除くために、厳密に等しくなければなりません。巻線は唯一の解決策である。

一般に、遅延差は1／4クロックサイクルを超えないように要求され、単位長さ当りの線遅延差も固定される。遅延は、線幅、線長、銅の厚さ、および層構造に関連しているが、過度に長い線路は、分布キャパシタンスおよび分布インダクタンスを増加させる。信号品質が低下した。したがって、クロックICピンは一般に終了するが、蛇行トレースはインダクタンスとして作用しない。

逆に、インダクタンスは信号の立ち上がりエッジで高調波の位相シフトをシフトさせ、信号品質を劣化させる。したがって、蛇行線間隔はライン幅の少なくとも2倍である必要がある。信号の立上り時間が小さいほど、分布容量及び分布インダクタンスの影響を受けやすい。

d .いくつかの特別な回路において、サーペンタイントレースは分布定数LCフィルタとして作用する。