PCB Tecnico - Sintesi di otto incomprensioni degli ingegneri di progettazione PCB

Spesso scopriamo che alcune regole o principi che diamo per scontati spesso hanno alcuni errori. Gli ingegneri elettronici avranno anche tali esempi nella progettazione PCB. I seguenti sono otto malintesi riassunti da un ingegnere di progettazione PCB.

Fenomene 1: I requisiti di progettazione PCB di questa scheda non sono elevati, quindi utilizzare un filo più sottile e sistemarlo automaticamente.

Commento: Il cablaggio automatico occuperà inevitabilmente un'area PCB più grande e, allo stesso tempo, produrrà molte volte più vias rispetto al cablaggio manuale. In un grande lotto di prodotti, il fattore che i produttori di schede di copia PCB considerano per la riduzione dei prezzi è la larghezza della linea, oltre ai fattori aziendali. E il numero di vias, che influenzano rispettivamente la resa del PCB e il numero di punte da trapano consumate, il che risparmia il costo del fornitore e trova una ragione per la riduzione dei prezzi.

Fenomene 2: Questi segnali bus sono tutti tirati da resistenze, quindi mi sento sollevato.

Commento: Ci sono molte ragioni per cui i segnali devono essere tirati su e giù, ma non tutti devono essere tirati. La resistenza pull-up e pull-down tira un semplice segnale di ingresso e la corrente è inferiore a decine di microampere, ma quando un segnale guidato viene tirato, la corrente raggiungerà il livello milliampere. Il sistema corrente ha spesso 32 bit di dati di indirizzo ciascuno, e ci possono essere Se il bus isolato 244/245 e altri segnali vengono richiamati, alcuni watt di consumo di energia saranno consumati su queste resistenze.

Fenomeno 3: Come gestire queste porte I/O inutilizzate di CPU e FPGA? Lascia che sia vuota prima, e ne parliamo dopo.

Commento: Se la porta I/O inutilizzata viene lasciata fluttuare, può diventare un segnale di ingresso che oscilla ripetutamente a causa di una piccola interferenza dal mondo esterno, e il consumo energetico dei dispositivi MOS dipende fondamentalmente dal numero di capovolgimenti del circuito gate. Se viene tirato su, ogni pin avrà anche una corrente microampere, quindi il modo migliore è impostarlo come uscita (naturalmente, nessun altro segnale con guida può essere collegato all'esterno)

Fenomeno 4: Ci sono così tante porte rimaste in questo FPGA, in modo da poter giocare quanto ti piace.

Commento: Il consumo energetico di FGPA è direttamente proporzionale al numero di infradito utilizzate e al numero di flip. Pertanto, il consumo energetico dello stesso tipo di FPGA in circuiti diversi e orari diversi può differire di 100 volte. Ridurre al minimo il numero di infradito per flipping ad alta velocità è il modo fondamentale per ridurre il consumo energetico FPGA.

Fenomeno 5: Il consumo energetico di questi piccoli chip è molto basso, quindi non c'è bisogno di considerare.

Commento: È difficile determinare il consumo energetico del chip interno che non è troppo complicato. È determinato principalmente dalla corrente sul perno. Un ABT16244 consuma meno di 1 mA senza carico, ma il suo indicatore è ogni pin. Può guidare un carico di 60 mA (come abbinare una resistenza di decine di ohm), cioè, il consumo massimo di energia di un pieno carico può raggiungere 60 * 16 = 960mA, naturalmente, solo la corrente di alimentazione è così grande e il calore cade sul carico.

Fenomeno 6: La memoria ha così tanti segnali di controllo. La mia tavola deve solo usare i segnali OE e WE. Il chip select dovrebbe essere messo a terra, in modo che i dati vengano fuori molto più velocemente durante l'operazione di lettura.

Commento: Il consumo energetico della maggior parte delle memorie quando la selezione del chip è valida (indipendentemente da OE e WE) sarà più di 100 volte maggiore di quando la selezione del chip non è valida, quindi CS dovrebbe essere utilizzato per controllare il chip il più possibile e fintanto che altri requisiti sono soddisfatti. È possibile accorciare la larghezza dell'impulso di selezione del chip.

Fenomeno 7: Perché questi segnali hanno oltrepassato? Finché sono abbinati bene, possono essere eliminati.

Commento: Ad eccezione di alcuni segnali specifici (come 100BASE-T, CML), tutti hanno overshoot. Finché non sono molto grandi, non hanno necessariamente bisogno di essere abbinati. Anche se sono abbinati, non necessariamente corrispondono al meglio. Ad esempio, l'impedenza di uscita di TTL è inferiore a 50 ohm, e alcuni addirittura 20 ohm. Se viene utilizzata una resistenza di corrispondenza così grande, la corrente sarà molto grande, il consumo energetico sarà inaccettabile e l'ampiezza del segnale sarà troppo piccola per essere utilizzata. Inoltre, l'impedenza di uscita di un segnale generale quando si emette un livello alto e si emette un livello basso non è la stessa e non c'è modo di ottenere una corrispondenza completa. Pertanto, l'abbinamento di TTL, LVDS, 422 e altri segnali può essere accettabile fintanto che viene raggiunto il superamento.

Fenomeno 8: Ridurre il consumo energetico è una questione di personale hardware, e non ha nulla a che fare con il software.

Commento: Nella progettazione del circuito stampato PCB, l'hardware è solo una fase, ma il software è l'esecutore. L'accesso di quasi tutti i chip sul bus e il capovolgimento di ogni segnale sono quasi controllati dal software. Se il software è in grado di ridurre il numero di accessi alla memoria esterna (uso multiplo di variabili di registro, maggiore utilizzo di CACHE interne, ecc.), la risposta tempestiva agli interrupt (gli interrupt sono spesso attivi di basso livello e hanno resistenze pull-up) e altre misure specifiche contro schede specifiche faranno tutti un grande sforzo per ridurre il consumo energetico. Ottimo contributo.