Su diverse incomprensioni nella progettazione di circuiti
Fenomene 1: I requisiti di progettazione PCB di questa scheda non sono elevati, quindi utilizzare un filo più sottile e fabbricarlo automaticamente.Commento: Il routing automatico occuperà inevitabilmente un'area PCB più grande e allo stesso tempo produrrà molte volte il numero di vias rispetto al routing manuale. In un grande lotto di prodotti, i fattori che i produttori di PCB considerano per ridurre i prezzi sono fattori aziendali, tra cui larghezza della linea e overpass. Il numero di fori, che influenzano rispettivamente la resa del PCB e il numero di consumi di punte da trapano, risparmia il costo del fornitore e trova anche una ragione per la riduzione dei prezzi. Fenomene 2: Questi segnali bus sono tutti tirati da resistenze, quindi mi sento sollevato. Commento: Ci sono molte ragioni per cui i segnali devono essere tirati su e giù, ma non tutti devono essere tirati. Le resistenze pull-up e pull-down tirano un semplice segnale di ingresso, e la corrente è inferiore a decine di microampere, ma quando un segnale guidato viene tirato, la corrente raggiungerà il livello milliamp. Il sistema corrente ha spesso 32 bit di dati di indirizzo ciascuno, e ci possono essere Se il bus isolato 244/245 e altri segnali vengono richiamati, alcuni watt di consumo di energia saranno consumati su queste resistenze.
Fenomeno 3: Come gestire queste porte I/O inutilizzate di CPU e FPGA? Lascialo vuoto prima e ne riparliamo dopo. Commento: Se la porta I/O inutilizzata viene lasciata fluttuare, può diventare un segnale di ingresso che oscilla ripetutamente a causa di una piccola interferenza dal mondo esterno, e il consumo energetico dei dispositivi MOS dipende fondamentalmente dal numero di capovolgimenti del circuito gate. Se viene tirato su, ogni pin avrà anche corrente microampere, quindi il modo migliore è impostarlo come uscita (naturalmente, nessun altro segnale con la guida può essere collegato all'esterno) Fenomene 4: Ci sono così tante porte rimaste in questo FPGA da utilizzare, Il consumo energetico di FGPA è direttamente proporzionale al numero di flip-flop utilizzati e al numero di flip-flop utilizzati. Pertanto, il consumo energetico dello stesso tipo di FPGA in circuiti diversi e orari diversi può differire di 100 volte. Ridurre al minimo il numero di infradito per flipping ad alta velocità è il modo fondamentale per ridurre il consumo energetico FPGA. Fenomeno 5: Il consumo energetico di questi piccoli chip è molto basso, quindi non c'è bisogno di considerarCommento: È difficile determinare il consumo energetico del chip interno che non è troppo complicato. È determinato principalmente dalla corrente sul perno. Un ABT16244 consuma meno di 1 mA senza carico, ma il suo indicatore è ogni pin. Può guidare un carico di 60 mA (ad esempio abbinando una resistenza di decine di ohm), cioè, il consumo massimo di energia di un pieno carico può raggiungere 60*16=960mA. Naturalmente, solo la corrente di alimentazione è così grande e il calore cade sul carico. Progettazione e simulazione dell'integrità del segnale, progettazione PCB ad alta velocità e correzione dei guasti e alcuni problemi minori possono essere consultati sul sito web dell'integrità del segnale