Dati PCB - Simulazione ad alta velocità della scheda PCB per integrità di potere

Con i bordi sempre più veloci dei segnali, i problemi affrontati dai progettisti della scheda PCB digitale ad alta velocità di oggi erano inimmaginabili pochi anni fa. Per i cambi di bordo del segnale di meno di 1 nanosecondo, la tensione tra lo strato di alimentazione e lo strato di terra sul PCB non è la stessa ovunque sul circuito stampato, il che influisce sull'alimentazione del chip IC e causa l'errore logico del chip. Per garantire il corretto funzionamento dei dispositivi ad alta velocità, i progettisti dovrebbero eliminare tali fluttuazioni di tensione e mantenere percorsi di distribuzione dell'energia a bassa impedenza. Per fare questo, è necessario aggiungere condensatori di disaccoppiamento al circuito stampato per ridurre il rumore generato dai segnali ad alta velocità sui piani di potenza e terra. Devi sapere quanti condensatori usare, quale dovrebbe essere il valore di ogni condensatore e dove metterli sulla scheda. Da un lato, potrebbe essere necessario un sacco di condensatori, e dall'altro, lo spazio sul circuito stampato è limitato e prezioso, e questi dettagli possono rendere o rompere il design.

L'approccio di progettazione trial-and-error richiede tempo e costi, spesso si traduce in progetti troppo limitati che aggiungono costi di produzione inutili. L'utilizzo di strumenti software per simulare e ottimizzare i progetti di schede e l'utilizzo delle risorse di schede è un approccio più pratico per i progetti che vengono testati iterativamente per varie configurazioni di schede. Questo articolo illustra questo processo utilizzando la progettazione di una scheda di circuito xDSM (Dense Subcarrier Multiplexing) per una rete wireless in fibra/banda larga. Lo strumento di simulazione software utilizza SIwave di Ansoft, che si basa sulla tecnologia ibrida ad elementi finiti ad onda intera e può importare disegni di schede direttamente dagli strumenti di layout Cadence Allegro, Mentor Graphics BoardStation, Synopsys Encore e Zuken CR-5000 Board Designer. La figura 1 è il layout PCB del progetto in SIwave. Poiché la struttura del PCB è planare, SIwave può eseguire in modo efficiente un'analisi completa e la sua uscita di analisi include la risonanza, l'impedenza, i parametri S della rete selezionata e l'equivalente modello Spice del circuito. Le dimensioni della scheda xDSM, cioè i piani di potenza e terra, sono 11 x 7,2 pollici (28 x 18,3 cm). Il potere e gli strati di terra sono entrambi fogli di rame spessi 1.4mil separati da un substrato spesso 23.98mil. Per comprendere il design della scheda, in primo luogo, considerare le caratteristiche a bordo nudo (nessun componente montato) della scheda xDSM. A seconda del tempo di aumento dei segnali ad alta velocità sulla scheda, è necessario comprendere il comportamento della scheda nel dominio di frequenza fino a 2GHz. La figura 2 mostra la distribuzione della tensione quando un segnale sinusoidale eccita la scheda a risuonare a 0,54 GHz. Allo stesso modo, la scheda risuona a 0.81GHz e 0.97GHz e oltre. Per una migliore comprensione, è anche possibile simulare la distribuzione della tensione tra i piani di potenza e terra in modalità risonante a queste frequenze.

In modalità risonante a 0,54 GHz, la differenza di tensione tra il piano di potenza e il piano di terra al centro della scheda cambia a zero. Lo stesso vale per alcune modalità risonanti ad alta frequenza. Ma questo non è il caso in tutte le modalità risonanti, ad esempio nelle modalità risonanti di ordine superiore a 1,07 GHz, 1,64 GHz e 1,96 GHz, la variazione della differenza di tensione al centro della scheda è non-zero. Trovare il punto di zero dropout change ci aiuta a posizionare dispositivi che richiedono grandi modifiche correnti in un breve periodo di tempo. Ad esempio, se un chip Xinlix FPGA dovesse essere posizionato su un circuito stampato, il chip produrrebbe una variazione 2A nella corrente in ingresso in 0,2 nanosecondi. Un cambiamento di corrente così grande in un breve periodo di tempo causerà il problema di integrità dell'alimentazione del circuito stampato, che causerà la produzione di varie modalità di risonanza, con conseguente tensioni irregolari sullo strato di alimentazione e sullo strato di terra. Tuttavia, alcune modalità risonanti hanno caratteristiche di abbandono zero al centro della scheda, quindi posizionare il chip FPGA qui evita queste modalità risonanti a bassa frequenza sulla scheda. Il chip FPGA non può eccitare queste modalità risonanti a bassa frequenza perché l'accoppiamento a queste modalità risonanti dal centro della scheda non sarà possibile. La curva viola mostra la risonanza causata quando il chip al centro della scheda preleva corrente dal piano di potenza. Infatti, i picchi appaiono alle frequenze risonanti di ordine superiore 1.07GHz, 1.64GHz e 1.96GHz, ma non alle frequenze risonanti di ordine inferiore 0.54GHz, 0.81GHz e 0.97GHz, come ci aspettavamo. La curva viola mostra la risonanza causata quando il chip al centro della scheda attinge corrente dal piano di potenza; la curva verde mostra la risposta quando il chip è posizionato fuori centro.

Sebbene il posizionamento e il posizionamento del dispositivo possano aiutare a ridurre i problemi di integrità dell'alimentazione, non risolvono tutti i problemi. In primo luogo, non è possibile mettere tutti i componenti critici al centro della scheda. In genere, la flessibilità di posizionamento del dispositivo è limitata. In secondo luogo, ci sono sempre alcune modalità risonanti che saranno eccitate in qualsiasi luogo dato. Ad esempio, la curva verde nella Figura 3 mostra che quando si posiziona il chip fuori centro lungo un certo asse, la modalità risonante 0,54 GHz sarà eccitata. La chiave per progettare con successo il PDS (sistema di distribuzione dell'energia) di un circuito è aggiungere condensatori di disaccoppiamento in posizioni appropriate per garantire l'integrità dell'alimentazione elettrica e garantire che il rumore di rimbalzo al suolo sia abbastanza piccolo su una gamma di frequenze abbastanza ampia.

Condensatore di disaccoppiamento

Immaginate un FPGA che affonda 2A su un bordo ascendente di 0,2ns, punto in cui la tensione di alimentazione viene temporaneamente abbassata (dropout) e la tensione del piano di terra viene temporaneamente tirata su (rimbalzo di terra). L'ampiezza della sua variazione dipende dall'impedenza della scheda e dai condensatori di disaccoppiamento ai pin di polarizzazione del chip per l'alimentazione della corrente (Figura 4a). Poiché il valore transitorio della corrente è 2A, il valore transitorio della tensione è determinato da V=Z×I, Z è l'impedenza vista dall'estremità del chip, quindi, al fine di evitare la fluttuazione di picco della tensione, nell'intervallo di frequenza da DC alla larghezza di banda del segnale, il valore Z deve essere inferiore a una certa soglia. L'ampiezza della sua variazione dipende dall'impedenza della scheda e dai condensatori di disaccoppiamento ai pin di polarizzazione del chip per l'alimentazione della corrente; per evitare picchi di tensione, il valore Z deve essere inferiore a una certa frequenza nell'intervallo di frequenza che va dalla CC alla larghezza di banda del segnale. un valore soglia. La parte tratteggiata nella figura è l'area di destinazione che l'impedenza PDS dovrebbe soddisfare. In questa progettazione, per mantenere l'integrità dell'alimentazione, le fluttuazioni di tensione potenza-terra devono essere mantenute entro il 5% del valore standard di 3,3V. Pertanto, il rumore non può essere superiore a 0.05×3.3V=165 mV. In base a questo, l'impedenza del PDS può essere calcolata secondo la legge di Ohm: 165mV/2A=82.5mΩ

Per le frequenze, di solito 1 kHz o inferiore - l'alimentatore soddisfa le caratteristiche di impedenza, e la struttura dell'alimentatore e i piani di terra di solito non distruggono le caratteristiche di impedenza perché presentano caratteristiche di bassa resistenza e induttanza. E quando la frequenza è superiore a 1kHz, l'induttanza reciproca del percorso corrente è abbastanza grande da indurre la tensione a superare il valore limite, secondo le frequenze più elevate, il condensatore di disaccoppiamento è necessario come connessione a bassa impedenza tra il piano di potenza e il piano di terra. La larghezza di banda del segnale necessaria per soddisfare i requisiti di impedenza PDS può essere stimata dalla seguente equazione: In questo progetto, la sua larghezza di banda è di 1,75 GHz.

Per ottenere una larghezza di banda così ampia, di solito è necessario posizionare molti condensatori ceramici ad alta frequenza nell'area del segnale MHz e posizionare condensatori elettrolitici più grandi nell'area del segnale kHz. Insieme ad altri componenti, queste matrici di condensatori occupano spazio prezioso sulla scheda. I prototipi fisici sono indispensabili nei metodi di progettazione trial-and-error, e la tecnologia di prototipazione virtuale consente ai progettisti di risolvere questo problema senza la necessità di prototipi fisici. La progettazione di un PDS per una scheda PCB, come la scheda xDSM in questo esempio, utilizza SIwave per posizionare una porta sul chip IC e calcolare l'impedenza di ingresso della scheda entro la larghezza di banda appropriata. La curva rossa nella Figura 5 mostra l'impedenza senza condensatori sulla scheda. Sia l'asse di impedenza che l'asse di frequenza prendono coordinate logaritmiche. La simulazione mostra l'effetto della capacità della scheda stessa e ignora il loop di corrente bassa indotta attraverso l'alimentazione elettrica. Come si può vedere dal grafico, l'impedenza aumenta con frequenza decrescente, ma poiché il loop attraverso l'alimentazione elettrica ha anche bassa impedenza, questa relazione non è rigorosa. La curva rossa mostra l'impedenza quando non c'è condensatore sul circuito stampato; la curva blu scuro è la caratteristica di impedenza dopo la riprogettazione; la curva blu chiaro è la curva di impedenza dopo l'aggiunta di una matrice di condensatori 10nF; La curva colorata mostra che la matrice del condensatore 1nF è stata aggiunta di nuovo. il risultato di. Secondo Z=1/(j·C), la linea retta nella curva rossa mostra che la capacità della scheda stessa è 74nF. Per mantenere l'impedenza al di sotto dell'impedenza target di 82.5mΩ a 1MHz, il valore del condensatore dovrebbe essere almeno 2µFâ”quasi 30 volte la capacità della scheda stessa. Per questo, 22 matrici condensatori 0.1μF devono essere aggiunte prima. La curva blu scuro nella figura è la caratteristica di impedenza ridisegnata. Nella maggior parte delle gamme di frequenza, il design soddisfa i requisiti delle caratteristiche di impedenza. Ma all'estremità alta della larghezza di banda, ESL (induttanza di serie equivalente), ESR (resistenza di serie equivalente) e l'induttanza aggiuntiva causata dalla spaziatura del condensatore rendono la curva di impedenza non soddisfare i requisiti caratteristici dell'impedenza. Poiché i condensatori più piccoli hanno valori ESL e ESR più piccoli, l'aggiunta di bypass aiuta a migliorare le loro caratteristiche ad alta frequenza. La curva blu chiaro nella Figura 5 è la curva di impedenza dopo l'aggiunta di un'altra matrice condensatore 10nF. La curva verde mostra il risultato dopo l'aggiunta della matrice condensatore 1nF di nuovo. L'aggiunta di ogni matrice di capacità migliora le caratteristiche di impedenza, ma il risultato è ancora sufficiente per soddisfare le caratteristiche di impedenza. In questa fase della progettazione, il progettista può aggiungere la simulazione elettromagnetica insieme alla simulazione del circuito per completare la progettazione. Questo approccio consente ai progettisti di modellare impedenze laterali basse, compresi gli effetti di carico dell'alimentazione elettrica. Può anche stimolare direttamente il rumore sui perni di alimentazione per verificare direttamente il rumore del piano di potenza, evitando inutili sovraccarichi di progettazione causati dall'analisi eccessiva dell'impedenza del piano di potenza.

Le porte di ingresso e uscita devono essere aggiunte prima nelle posizioni selezionate. La porta è stata aggiunta ad un chip IC sopra e quindi una porta dovrebbe essere aggiunta all'estremità di ingresso di potenza e due porte dovrebbero essere aggiunte alla posizione di montaggio degli altri due chip. Poi in SIwave, è possibile eseguire una scansione a banda larga per ottenere una matrice di dispersione 4x4 S-parametro su tutta la larghezza di banda. Full-Wave Spice può quindi essere utilizzato per generare file di circuito compatibili con Spice per ulteriori analisi nell'ambiente di simulazione del circuito. Nel file del circuito generato, la scheda PCB è al centro del circuito. Il file del circuito include anche un modello di FPGA - una sorgente di corrente con una sonda di corrente e una sonda di tensione differenziale. Il circuito Spice creato da Full-wave Spice include anche le tre matrici condensatori sopra menzionate. L'aggiunta di una quarta matrice condensatore al IC ridurrà ulteriormente l'impedenza laterale elevata. Il circuito include anche un alimentatore DC con una piccola quantità di condensatori di disaccoppiamento che vanno da 1nF a 100Â µF. Sono inclusi anche modelli di altri due chip IC, circondati da una piccola serie di condensatori 100nF.

Le curve blu e verdi rappresentano le curve di integrità di potenza del chip IC senza aggiungere e aggiungere rispettivamente un insieme di matrici condensatori; la curva rossa rappresenta il cambiamento improvviso della corrente di ingresso del chip. Vengono mostrati i risultati della simulazione del rumore per la tensione di alimentazione del FPGA. La curva rossa rappresenta un cambiamento improvviso nella corrente di ingresso del chip - la corrente cambia da 0A a 2A in 0,2 nanosecondi. La curva blu rappresenta la curva di tensione del chip IC senza aggiungere un insieme di matrici condensatori. Rispetto a 3.3V, la fluttuazione di tensione è già molto piccola, ma supera ancora la specifica del 5%. La curva verde rappresenta la curva di fluttuazione di tensione dopo aver aggiunto il quarto gruppo di matrice condensatore e il design finale soddisfa la specifica che richiede che il rumore dell'alimentazione elettrica sia inferiore a 165mV. Gli altri chip sulla scheda possono essere analizzati allo stesso modo per assicurarsi che non siano influenzati da cadute di potenza e rimbalzi di terra. In questo esempio, gli altri due chip disegnano rispettivamente 100mA e 50mA, e il loro contributo al rumore è relativamente piccolo. La progettazione a livello di scheda PCB dei circuiti ad alta velocità è molto impegnativa. Al fine di garantire il corretto funzionamento del circuito, il PDS del circuito deve essere attentamente progettato, tra cui aggiungere centinaia di condensatori di disaccoppiamento sul circuito stampato e scegliere il valore e la posizione del condensatore appropriati in base alle esigenze. Utilizzando il metodo di simulazione del prototipo virtuale invece del metodo di progettazione di prova ed errore per ottimizzare la progettazione di integrità di potenza della scheda PCB può ridurre efficacemente il ciclo di progettazione e risparmiare i costi di progettazione.