Notizie PCB - Problemi e soluzioni comuni nella progettazione PCB ad alta velocità

Man mano che la frequenza operativa dei dispositivi diventa sempre più elevata, i problemi di integrità del segnale affrontati dai progetti PCB ad alta velocità sono diventati un collo di bottiglia nei progetti tradizionali e gli ingegneri devono affrontare sfide crescenti nella progettazione di soluzioni complete. Sebbene gli strumenti di simulazione ad alta velocità e gli strumenti di interconnessione pertinenti possano aiutare i progettisti a risolvere alcuni dei problemi, la progettazione di PCB ad alta velocità richiede anche un continuo accumulo di esperienza e scambi approfonditi tra le industrie.

Di seguito sono elencati alcuni dei temi che hanno ricevuto ampia attenzione.

L'influenza della topologia del cablaggio sull'integrità del segnale

Possono verificarsi problemi di integrità del segnale quando i segnali vengono trasmessi lungo le linee di trasmissione su schede PCB ad alta velocità. Netizen tongyang di STMicroelectronics ha chiesto: Per un insieme di bus (indirizzo, dati, comandi) che guidano fino a 4 o 5 dispositivi (FLASH, SDRAM, ecc.), quando cablaggio PCB, il bus arriva a ogni dispositivo a turno, come prima Connetti a SDRAM, poi a FLASH... Il bus è ancora distribuito a forma di stella, cioè è separato da un determinato luogo e collegato a ogni dispositivo. Quale dei due metodi è migliore in termini di integrità del segnale?

A questo proposito, Li Baolong ha sottolineato che l'influenza della topologia del cablaggio sull'integrità del segnale si riflette principalmente nell'orario di arrivo del segnale incoerente su ciascun nodo e il segnale riflesso arriva anche a un certo nodo in un momento incoerente, che causa il deterioramento della qualità del segnale. In generale, la struttura di topologia stellare può raggiungere una migliore qualità del segnale controllando più rami della stessa lunghezza per rendere coerenti la trasmissione del segnale e il ritardo di riflessione. Prima di utilizzare la topologia, è necessario considerare la situazione del nodo topologico del segnale, il principio di funzionamento effettivo e la difficoltà di cablaggio. Buffer differenti hanno effetti diversi sulla riflessione del segnale, quindi la topologia stellare non può risolvere il ritardo del bus di indirizzo dati collegato a FLASH e SDRAM, e quindi non può garantire la qualità del segnale; d'altra parte, segnali ad alta velocità generalmente Per la comunicazione tra DSP e SDRAM, la velocità di caricamento FLASH non è elevata, quindi nella simulazione ad alta velocità, solo la forma d'onda al nodo in cui il segnale ad alta velocità effettivo funziona efficacemente è garantita e non è necessario prestare attenzione alla forma d'onda a FLASH; La topologia stellare è confrontata con la catena di margherite e altre topologie. In altre parole, il cablaggio è più difficile, soprattutto quando un gran numero di segnali di indirizzo dati utilizza la topologia stellare.

L'impatto dei pad sui segnali ad alta velocità

Nel PCB, dal punto di vista progettuale, una via è composta principalmente da due parti: il foro centrale e le pastiglie intorno al foro. Un ingegnere di nome Fulonm ha chiesto all'ospite dell'impatto dei pad sui segnali ad alta velocità. A questo proposito, Li Baolong ha detto: i pad hanno un impatto sui segnali ad alta velocità e influenzano l'impatto di imballaggi simili sui dispositivi. Un'analisi dettagliata mostra che dopo che il segnale esce dal IC, passa attraverso il filo di legame, i perni, il guscio del pacchetto, il pad e la saldatura alla linea di trasmissione. Tutte le giunzioni in questo processo influenzeranno la qualità del segnale. Ma nell'analisi effettiva, è difficile dare i parametri specifici del pad, della saldatura e del pin. Pertanto, i parametri del pacchetto nel modello IBIS sono generalmente utilizzati per riassumerli. Naturalmente, tale analisi può essere ricevuta a frequenze più basse, ma per i segnali di frequenza più alta, le simulazioni di alta precisione non sono abbastanza accurate. Una tendenza attuale è quella di utilizzare le curve V-I e V-T di IBIS per descrivere le caratteristiche del buffer, e di utilizzare modelli SPICE per descrivere i parametri del pacchetto.

Come sopprimere le interferenze elettromagnetiche

Il PCB è la fonte di interferenza elettromagnetica (EMI), quindi la progettazione PCB è direttamente correlata alla compatibilità elettromagnetica (EMC) dei prodotti elettronici. Se enfatizzare EMC / EMI nella progettazione PCB ad alta velocità, contribuirà ad accorciare il ciclo di sviluppo del prodotto e ad accelerare il time-to-market. Pertanto, molti ingegneri sono molto preoccupati per il problema di sopprimere le interferenze elettromagnetiche in questo forum. Ad esempio, Shu Jian di Wuxi Xiangsheng Medical Imaging Co., Ltd. ha detto che le armoniche del segnale dell'orologio sono state trovate per essere molto gravi nel test EMC. È necessario eseguire un trattamento speciale sui perni di alimentazione dell'IC che utilizza il segnale dell'orologio? Collegare un condensatore di disaccoppiamento al pin di alimentazione. Quali aspetti dovrebbe essere prestata attenzione nella progettazione PCB per sopprimere le radiazioni elettromagnetiche? A questo proposito, Li Baolong ha sottolineato che i tre elementi di EMC sono sorgente di radiazioni, percorso di trasmissione e vittima. Il percorso di propagazione è diviso in propagazione delle radiazioni spaziali e conduzione dei cavi. Quindi, per sopprimere le armoniche, prima guardate il modo in cui si diffonde. Il disaccoppiamento dell'alimentazione elettrica è quello di risolvere la propagazione della modalità di conduzione. Inoltre, sono necessari anche gli abbinamenti e la schermatura necessari.

Li Baolong ha anche sottolineato quando risponde alle domande dei netizen WHITE che il filtraggio è un buon modo per risolvere la radiazione EMC attraverso canali di conduzione. Inoltre, può essere considerato anche dagli aspetti delle fonti di interferenza e delle vittime. In termini di fonti di interferenza, provare a utilizzare un oscilloscopio per verificare se il bordo di salita del segnale è troppo veloce, c'è riflessione o overshoot, sottoshoot o squillo. In caso affermativo, si può considerare la corrispondenza; Inoltre, cercare di evitare di fare segnali del ciclo di lavoro del 50%, perché questo tipo di segnale non ha nemmeno più subarmoniche e più componenti ad alta frequenza. Per le vittime, possono essere prese in considerazione misure come la copertura del suolo.

Il cablaggio RF è quello di scegliere via o piegare il cablaggio

In questo forum, non ci sono pochi netizen che fanno domande sulla progettazione di circuiti analogici ad alta velocità. Ad esempio, un netizen di Jingheng Electronics ha chiesto: Nei PCB ad alta velocità, passare può anche ridurre un grande percorso di ritorno, ma alcune persone dicono di essere disposte a piegarsi e non passare, allora come dovrei scegliere?

A questo proposito, Li Baolong ha sottolineato che l'analisi del percorso di ritorno dei circuiti RF non è la stessa del ritorno del segnale nei circuiti digitali ad alta velocità. I due hanno qualcosa in comune, entrambi sono circuiti di parametro distribuiti, ed entrambi usano l'equazione di Maxwell per calcolare le caratteristiche del circuito. Tuttavia, il circuito di radiofrequenza è un circuito analogico, in cui la tensione V=V(t) e la corrente I=I(t) devono essere entrambe controllate, mentre il circuito digitale presta attenzione solo al cambiamento di tensione del segnale V=V(t). Pertanto, nel cablaggio RF, oltre a considerare il ritorno del segnale, è anche necessario considerare l'influenza del cablaggio sulla corrente. Cioè, se la flessione del cablaggio e della via ha alcun effetto sulla corrente del segnale. Inoltre, la maggior parte delle schede RF sono PCB monofacciali o bifacciali e non c'è uno strato piano completo. I percorsi di ritorno sono distribuiti su vari terreni e alimentatori intorno al segnale. Gli strumenti di estrazione 3D del campo sono necessari per l'analisi durante la simulazione. Il reflow di vias richiede un'analisi specifica; L'analisi dei circuiti digitali ad alta velocità generalmente si occupa solo di PCB multistrato con strati piani completi, utilizzando l'analisi 2D dell'estrazione del campo, considerando solo il reflow del segnale in piani adiacenti, i vias sono utilizzati solo come parametro di blocco con cui RLC si occupa.