Modello digitale
1, se le tracce PCB del circuito digitale e del circuito analogico sono separate e se il flusso del segnale è ragionevole
2. Se il terreno è diviso per circuiti A/D, D/A e simili, le linee di segnale tra i circuiti vanno dal punto di ponte tra i due punti (eccetto le linee differenziali)?
3. La linea di segnale che deve attraversare lo spazio tra gli alimentatori divisi dovrebbe riferirsi a un piano di terra completo.
4. Se la progettazione dello strato non è divisa in divisioni, assicurarsi il cablaggio divisionale dei segnali digitali e analogici.
Parte dell'orologio e dell'alta velocità
5. se l'impedenza della linea di segnale ad alta velocità PCB è coerente in tutti gli strati
6. Le linee di segnale differenziali ad alta velocità e simili linee di segnale sono instradate in uguale lunghezza, simmetriche e parallele alla più vicina?
7, assicurarsi che la linea dell'orologio vada allo strato interno il più possibile
8. confermare se la linea dell'orologio, la linea ad alta velocità, la linea di ripristino e altre forti radiazioni o linee sensibili sono stati cablati secondo il principio 3W per quanto possibile
9. Ci sono punti di prova per forcelle su orologi, interrupt, segnali di reset, 100M/Gigabit Ethernet e segnali ad alta velocità?
10. La distanza tra LVDS e altri segnali a basso livello e TTL/CMOS è entro 10H per quanto possibile (H è l'altezza della linea del segnale dal piano di riferimento)?
11. Le linee di clock e le linee di segnale ad alta velocità evitano di passare attraverso aree dense o routing tra i pin del dispositivo?
12. Se la linea dell'orologio ha soddisfatto i requisiti (vincolo SI) (se le tracce del segnale dell'orologio hanno meno vias, brevi tracce e piani di riferimento continui. Il piano di riferimento principale dovrebbe essere GND per quanto possibile; se il piano di riferimento principale del GND viene cambiato quando si cambiano gli strati Strati, entro 200 mil dai vias sono GND vias) Se il piano di riferimento principale di diversi livelli è Cambiato quando si cambia strato, c'è un condensatore di disaccoppiamento entro 200 mil dai vias)?
13, se la coppia differenziale, la linea del segnale ad alta velocità e i vari tipi di BUS hanno soddisfatto i requisiti (vincolo SI)
EMC e affidabilità
14. Per l'oscillatore di cristallo, c'è sotto di esso uno strato di terra? Si evita che la linea del segnale passi attraverso i pin del dispositivo? Per i dispositivi sensibili ad alta velocità, è possibile impedire che le linee di segnale passino attraverso i pin del dispositivo?
15 Non ci dovrebbero essere angoli taglienti o retti sulle tracce del segnale della scheda (di solito girando ad un angolo di 135 gradi continuamente e la linea del segnale RF è meglio usare un arco circolare o un foglio di rame ad angolo tagliato dopo il calcolo)
16, per le schede bifacciali, controllare se le linee di segnale ad alta velocità sono instradate vicino al cavo di terra di ritorno; per le schede multistrato, verificare se le linee di segnale ad alta velocità sono instradate il più vicino possibile al piano di terra
17, per l'instradamento del segnale adiacente a due strati, provare a instradare i fili verticalmente
18. Evitare linee di segnale dal passare attraverso moduli di alimentazione, induttori di modalità comune, trasformatori e filtri
19. Cercate di evitare l'instradamento parallelo a lunga distanza dei segnali ad alta velocità sullo stesso livello
20. Ci sono vie schermate sui bordi divisori della scheda con terra digitale, terra analogica e terra protettiva? Più aerei di terra sono collegati da vias? La distanza via è inferiore a 1/20 della lunghezza d'onda del segnale di frequenza più alta?
21. Le tracce del segnale corrispondono ai dispositivi di soppressione delle sovratensioni sono corte e spesse sulla superficie?
22. Confermare che non ci sono isole nell'alimentazione elettrica e nello strato, non ci sono fessure eccessivamente grandi, non più fessure piane di terra causate da dischi di isolamento passanti eccessivamente grandi o vias densi, non strisce sottili e passaggi stretti
23. Ci sono vie di terra posizionate dove ci sono più linee di segnale attraverso più strati (sono necessari almeno due piani di terra)
Potenza e terra
24. Se il piano di potenza/terra è diviso, cercare di evitare l'attraversamento del segnale ad alta velocità sul piano di riferimento diviso.
25. Confermare che il potere e la terra possono trasportare abbastanza corrente. Se il numero di vias soddisfa i requisiti di carico, (metodo di stima: larghezza della linea 1A/mm quando lo spessore esterno del rame è 1oz, lo strato interno 0,5A/mm larghezza della linea, doppia la corrente della linea corta)
26. per gli alimentatori con requisiti speciali, soddisfano i requisiti di caduta di tensione?
27. Al fine di ridurre l'effetto di radiazione del bordo del piano, il principio 20H dovrebbe essere soddisfatto il più possibile tra lo strato di potenza e lo strato di terra. (Se possibile, più indentato è il livello di potenza, meglio è).
28. Se c'è divisione della terra, la terra divisa costituisce un anello?
29. I piani di potenza dei diversi strati adiacenti evitano sovrapposizioni?
30. è l'isolamento tra terra protettiva, -48V terra e GND maggiore di 2mm?
31, è il ritorno del segnale a terra -48V solo -48V, non collegato ad altri motivi? In caso contrario, spiega il motivo nella colonna commenti.
32. È un terreno protettivo di 10-20mm posizionato vicino al pannello con connettori e fori sfalsati a doppia fila sono utilizzati per collegare gli strati?
33. La distanza tra la linea elettrica e le altre linee di segnale soddisfa i requisiti di sicurezza?
Area vietata PCB
34. Non ci dovrebbero essere tracce, pelli di rame e vias che possono causare cortocircuiti sotto i componenti del guscio metallico e dei componenti del dissipatore di calore
35. Non dovrebbero esserci tracce, pelli di rame e vias intorno alle viti di montaggio o rondelle che possono causare cortocircuiti
36, se c'è una traccia nella posizione riservata nei requisiti di progettazione PCB
37. la distanza tra la linea di delaminazione interna e la lamina di rame del foro non metallizzato dovrebbe essere maggiore di 0.5mm (20mil), e lo strato esterno dovrebbe essere di 0.3mm (12mil). )
38, pelle di rame e filo al bordo del bordo è raccomandato per essere superiore a 2mm e il minimo è 0.5mm
39, 1 ~ 2 mm dalla pelle di rame dello strato interno al bordo della scheda, il minimo è 0,5 mm
j. Filo pad PCB
84. Per i componenti CHIP montati su due pad (pacchetti da 0805 e inferiori), come resistenze e condensatori, le linee stampate collegate ai pad dovrebbero essere preferibilmente disegnate simmetricamente dal centro del pad e stampate collegate al pad Le linee devono avere la stessa larghezza, e questa regola può essere ignorata per linee di piombo con una larghezza di linea inferiore a 0,3mm (12mil)
40. Per i pad collegati alle linee stampate PCB più ampie, è meglio passare attraverso una linea stampata stretta nel mezzo? (Confezioni da 0805 o inferiori)
41. Il circuito dovrebbe essere condotto fuori da entrambe le estremità dei pad di SOIC, PLCC, QFP, SOT e altri dispositivi il più possibile