Fabricant et Assemblage des cartes électroniques ultra-précis, PCB haute-fréquence, PCB haute-vitesse, et PCB standard ou PCB multi-couches.
On fournit un service PCB&PCBA personnalisé et très fiable pour tout vos projets.
Technologie PCB

Technologie PCB - Méthodes de conception de PCB pour les signaux à grande vitesse DDR

Technologie PCB

Technologie PCB - Méthodes de conception de PCB pour les signaux à grande vitesse DDR

Méthodes de conception de PCB pour les signaux à grande vitesse DDR

2021-11-03
View:390
Author:Downs

Avec le développement rapide de l'industrie des semi - conducteurs, de plus en plus de dispositifs encapsulés haute vitesse, haute fonctionnalité et haute précision sont appliqués à la conception de systèmes pour l'audio automobile moderne, en particulier l'utilisation de DDR haute vitesse avec des fréquences supérieures à 200 MHz dans les systèmes de navigation électronique, les concepteurs de PCB doivent atteindre une synchronisation stricte pour atteindre les objectifs de conception, Si et les règles de conception d'interférence électromagnétique (EMI) pour répondre à l'intégrité du signal de la forme d'onde. Cet article présente une approche de conception de PCB pour DDR haute vitesse dans un système de navigation électronique audio automobile en utilisant l'exemple ddr200.

À la fin des années 1960, l'audio automobile avec une seule fonction Radio a commencé à être utilisé dans les voitures. Avec les progrès de l'électronique moderne, l'audio de voiture accompagne également le développement de produits diversifiés tels que les lecteurs de CD monodisques, les combinaisons de CD multidisques, les amplificateurs, les Haut - parleurs, les woofers, etc., soutenus par la qualité, la technologie, la fonctionnalité et les effets sonores. Domaine des systèmes multimédia. Surtout depuis le début des années 2000, avec l'avènement de l'ère du DVD et le développement réussi du logiciel et du matériel de navigation par satellite GPS, la conception électronique automobile a été introduite dans la direction du développement de fonctions intensives telles que le DVD, la navigation, la vidéo de recul et la télévision,

Carte de circuit imprimé

Divertissement et autres fonctions. Alors que les fonctionnalités des produits audio automobiles continuent d'augmenter, cela pose également des défis sans précédent aux concepteurs de systèmes: avec une fréquence de fonctionnement accrue des horloges des appareils, des appareils de pointe peuvent être utilisés pour concevoir des produits haute performance efficacement et rapidement.

Dans les conceptions passées de systèmes audio automobiles, la fréquence d'horloge la plus élevée sur les PCB était déjà élevée, entre 30 et 50 MHz, mais la plupart des PCB sont maintenant cadencés à plus de 100 MHz, certains atteignant même l'ordre de grandeur du GHz. Par conséquent, les méthodes traditionnelles de conception en série pilotées par des tables Web ne répondent plus aux exigences de conception actuelles. Il est maintenant nécessaire d'adopter des idées de conception et des méthodes de conception mises à jour. Concevoir un processus parallèle dans lequel tous les liens sont considérés en parallèle. C'est - à - dire que les exigences de conception et les contraintes qui n'ont été prises en compte que dans les phases de mise en page et de câblage du PCB ont été modifiées, une attention et une évaluation suffisantes ont été données dans la phase de conception schématique et la conception de lignes de réseau critiques a été conçue En analysant le choix des composants clés au début de la conception. La topologie, la terminaison et l'adaptation des paramètres réseau et la prise en compte complète de la structure d'empilement de PCB avant de commencer le câblage réduisent la diaphonie entre les signaux et assurent l'intégrité de l'alimentation et les facteurs de synchronisation.

Cet article traite principalement de la ddr200 haute vitesse pour les systèmes de navigation audio automobiles. Guidé par la théorie de base des circuits à grande vitesse et l'expérience de conception professionnelle, la méthode de conception de PCB est utilisée pour assurer l'intégrité du signal.

Qu'est - ce que le programme de démobilisation et comment il fonctionne

DDR SDRAM, communément appelé DDR. DDR SDRAM est une mémoire vive dynamique synchronisée à double débit.

La mémoire DDR a été développée sur la base de la mémoire SDRAM. La SDRAM ne transmet des données qu'une seule fois dans un cycle d'horloge, elle transmet des données dans un cycle ascendant de l'horloge; Alors que la mémoire DDR transmet des données deux fois dans un cycle d'horloge, elle peut transmettre des données une fois dans les périodes montante et descendante de l'horloge, On l'appelle donc mémoire vive dynamique synchrone à double débit. La mémoire DDR peut atteindre un taux de transfert de données double à la même fréquence de bus que la SDRAM.

Clk n est en opposition de phase avec l'horloge Clk normale et forme un signal d'horloge différentiel. Le transfert de données se fait à l'intersection de Clk et Clk \, c'est - à - dire que les données sont déclenchées à la fois sur le front montant et le Front descendant de Clk (qui se trouve être le front montant de Clk \), ce qui permet un transfert à double débit.

Dqs (DQ stroboscope, impulsion de sélection de données) est une fonction importante de la ddrsdram, principalement utilisée pour distinguer avec précision chaque cycle de transmission dans un cycle d'horloge et lire les données DQ correspondantes à l'aide de dqs à la réception.

Le dqs est efficace sur les fronts montant et descendant et est généré en même temps que le signal de données. Dqs et DQ sont des signaux à trois états pour une transmission bidirectionnelle. Lors d'une opération de lecture, les bords du signal dqs sont alignés temporellement avec les bords du signal DQ et lors d'une opération d'écriture, les bords du signal dqs sont alignés temporellement avec le Centre du signal DQ.

Prenez l'exemple du chronogramme de l'opération de lecture DDR SDRAM pour illustrer le principe de contrôle du dqs:

1. Dqs est au niveau de Haute impédance quand il n'y a pas de sortie de données.

Après réception de la commande read, le signal dqs passe à basse impédance et avance d'un cycle le temps de sortie des données.

Le signal 3.d q s est généré en même temps que le signal de données à l'intersection de Clk et Clk \, et à la même fréquence que Clk \.

4. Le signal dqs continue jusqu'à la fin du train d'impulsions de lecture, puis revient à un niveau d'impédance élevé après la fin.

2 spécifications de base

Spécifications de base de DDR SDRAM.

3 méthodes de conception de PCB pour ddr200