Le via lui - même a une capacité parasite à la masse. Si l'on sait que le diamètre du trou isolé sur la couche de masse du trou percé est D2, que le diamètre du plot percé est D1, que l'épaisseur de la carte PCB est t et que le diélectrique du substrat est un îlot permanent, la capacité parasite du trou percé est approximativement la suivante:
C = 1,41 île td1 / (D2 - D1)
L'effet principal de la capacité parasite poreuse sur le circuit est de prolonger le temps de montée du signal et de réduire la vitesse du circuit. Par example, pour un PCB de 50 mil d'épaisseur, si le diamètre interne est de 10 mil, le diamètre du plot est de 20 mil. Pour un perçage, la distance entre le Plot et la zone de cuivre à la masse est de 30 mil, on peut calculer la capacité parasite du perçage en utilisant une approximation de la formule ci - dessus:
C = 1,41x4,4x0,05x0,02 / (0032 - 0020) = 0517pf, la variation du temps de montée induite par cette partie de la capacité est:
T10 - 90 = 2.2c (Z0 / 2) = 2.2x0517x (55 / 2) = 31.28ps. De ces valeurs, on voit que, bien que l'effet du retard de montée induit par la capacité parasite d'un seul via ne soit pas évident, les concepteurs devraient toujours réfléchir attentivement si le via est utilisé plusieurs fois dans La trace pour Commuter entre les couches.
I. inductance parasite des pores
De même, il existe une capacité parasite et une inductance parasite dans le sur - trou. Dans la conception de circuits numériques à grande vitesse, les dommages causés par l'inductance parasite de la porosité ont tendance à être plus importants que les effets de la capacité parasite. Son Inductance série parasite affaiblit la contribution du condensateur de dérivation, affaiblissant l'effet de filtrage de l'ensemble du système électrique. La formule suivante peut être utilisée pour calculer simplement l'inductance parasite de la porosité:
L = 5,08 H [1n (4h / d) + 1], où l est l'inductance de la porosité, h la longueur de la porosité et d Le diamètre du trou central. Il ressort de la formule que le diamètre des pores sur - percés a moins d'influence sur l'inductance, tandis que la longueur des pores sur - percés a le plus d'influence sur l'inductance. Toujours en utilisant l'exemple ci - dessus, l'inductance de la porosité peut être calculée comme suit:
L-5.08x0050 [1n (4x0050 / 0010) + 1] = 1015nh. Si le temps de montée du signal est de 1NS, son impédance équivalente est: XL = Íl / T10 - 90 = 3,19. Cette impédance n'est plus ignorée lorsqu'un courant à haute fréquence passe. Il convient de noter en particulier que lors de la connexion du plan d'alimentation et du plan de masse, le récipient de dérivation doit passer par deux Vias, De sorte que l'inductance parasite de la porosité va augmenter exponentiellement.
2. Conception de perçage dans le PCB à grande vitesse
Grâce à l'analyse ci - dessus des caractéristiques parasitaires des porosités, nous pouvons voir que dans la conception de PCB à grande vitesse, les porosités apparemment simples ont tendance à avoir un impact négatif important sur la conception du circuit. Afin de réduire les effets néfastes causés par les effets parasites des porosités excessives, on peut réaliser dans la conception:
1. Choisissez une taille raisonnable par la taille en tenant compte du coût et de la qualité du signal. Par exemple, pour une conception de carte PCB de module mémoire de 6 à 10 couches, il est préférable d'utiliser des trous de perçage de 10 / 20mil (perçage / PAD). Pour certaines plaques de petite taille à haute densité, vous pouvez également essayer d'utiliser 8 / 18mil. Le trou Dans les conditions techniques actuelles, il est difficile d'utiliser des pores plus petits. Pour une alimentation électrique ou un trou de mise à la terre, une taille plus grande peut être envisagée pour réduire l'impédance.
2. Les deux formules discutées ci - dessus peuvent conclure que l'utilisation d'un PCB plus mince est bénéfique pour réduire les deux paramètres parasites de la porosité excessive.
3. Les traces de signal sur la carte PCB doivent être changées autant que possible, c'est - à - dire, essayez de ne pas utiliser de trous excessifs inutiles.
4. Les broches d'alimentation et de mise à la terre doivent être percées à proximité. Plus les fils entre les trous et les broches sont courts, mieux c'est, car ils augmentent l'inductance. Dans le même temps, les cordons d'alimentation et de mise à la terre doivent être aussi épais que possible pour réduire l'impédance.
5. Placez quelques Vias mis à la terre près des Vias convertis par la couche de signal pour fournir la boucle la plus proche pour le signal. Il est même possible de placer plus de trous de mise à la terre sur la carte de circuit imprimé. Bien sûr, le design doit être flexible. Le modèle de porosité discuté précédemment est le cas où il y a des plots sur chaque couche, et parfois les plots de certaines couches peuvent être réduits ou même supprimés. En particulier dans le cas d'une densité de pores très élevée, cela peut conduire à la formation de fentes séparant les anneaux dans la couche de cuivre. Pour résoudre ce problème, en plus de déplacer l'emplacement des pores, on peut envisager de placer les pores sur la couche de cuivre. La taille des plots est réduite.