Technologie PCB - Conception de simulation PCB et intégrité du signal dans les systèmes PCB

A. Simulation PCB et conception de mémoire DDR3

1 vue d'ensemble la technologie de mémoire DDR3 des systèmes informatiques d'aujourd'hui a été largement utilisée et les taux de transfert de données ont été promus à plusieurs reprises, atteignant maintenant 1866 Mbps.

Dans ces conditions de bus à haut débit, la conception et la mise en oeuvre sont très difficiles pour garantir la fiabilité de la qualité de transmission des données et répondre aux exigences temporelles des bus parallèles.

Cet article fournit une analyse quantitative de la conception DDR3 principalement à l'aide de l'outil d'analyse du Domaine temporel de cadence, présente les principaux facteurs qui influent sur l'intégrité du signal pour l'analyse temporelle DDR3 et améliore et optimise la conception par l'analyse des résultats pour améliorer la qualité du signal. Sa fiabilité et sa sécurité sont grandement améliorées.

2 DDR3 Introduction à la mémoire DDR3 la mémoire DDR3 est similaire à la mémoire DDR2 et comprend 2 contrôleurs et une section de mémoire, qui utilisent tous une séquence de synchronisation de source, c'est - à - dire que le signal sélectionné (l'horloge) n'est pas envoyé par une source d'horloge séparée, mais par une puce de pilotage.

Il a un taux de transfert de données plus élevé que le dr2, jusqu'à 1866 Mbps; La DDR3 dispose également d'une technologie de précharge 8 bits qui augmente considérablement la bande passante de stockage et fonctionne à 1,5 V, ce qui garantit une consommation d'énergie réduite à la même fréquence. La conception de l'interface DDR3 est difficile à mettre en œuvre. Il utilise une topologie Fly - by unique et utilise la technologie d '« égalisation en écriture » pour contrôler la temporisation de décalage interne de l'appareil et d'autres mesures efficaces.

Bien qu'il joue un rôle dans la mise en œuvre de la conception et l'intégrité du signal, les systèmes de stockage qui permettent des fréquences élevées et une bande passante élevée ne sont pas complets. Il est donc nécessaire d'effectuer une analyse de simulation pour assurer l'intégrité de la réalisation de la conception et la qualité du signal.

Analyse de simulation DDR3 combinée à la description du projet: Choisissez un module CPU powerpc 64 bits Dual - Core avec mt41j256m16ha - 125it de micron comme mémoire.

D'après l'analyse du processeur p5020, ce module a un débit de transfert de données sur le bus mémoire de 1333 MT / s et une fréquence analogique de 666 MHz.

3.1 Préparation de la pré - simulation avant l'analyse, il est nécessaire de communiquer avec le fabricant du PCB en fonction de l'impédance de la DDR3 pour confirmer sa structure stratifiée. La clé pour garantir la performance d'une ligne de transmission à haute vitesse est l'impédance caractéristique continue. Déterminer le contrôle d'impédance de la ligne de signal PCB à grande vitesse dans une certaine plage fait de la carte de circuit imprimé une "carte d'impédance contrôlable", qui est la base de l'analyse analogique.

Le bus DDR3 a une impédance de ligne unique de 50 îlots et une impédance linéaire différentielle de 100 îlots. Définir les valeurs de tension des terminaux du réseau d'analyse, y compris le modèle passif d'allocation de périphérique du périphérique analysé, déterminer les propriétés du type de périphérique, assurer les propriétés des broches du périphérique (entrée - sortie, alimentation à la terre, etc......

Deuxièmement, résoudre rapidement les problèmes d'intégrité du signal dans le système à haute vitesse PCB

Résoudre rapidement les problèmes d'intégrité du signal dans les systèmes à haute vitesse PCB. Avec l'augmentation du débit de données, les problèmes d'intégrité du signal sont devenus le facteur le plus critique pris en compte par les ingénieurs de conception. Cette croissance exponentielle des débits de données peut être observée dans des applications telles que les routeurs / commutateurs à large bande passante, tels que les appareils mobiles portables et les produits d'affichage grand public. La gigue (bruit) est la principale raison de réduire le niveau d'intégrité du signal dans la conception. En plus d'utiliser la disposition, l'adaptation d'impédance et des matériaux plus coûteux pour mettre en œuvre des techniques d'amélioration de l'intégrité du signal, les concepteurs peuvent simplement ajouter des récepteurs de gigue tels que des égaliseurs à leurs conceptions pour résoudre les problèmes de gigue.

De cette façon, les concepteurs n'ont pas à se concentrer sur les problèmes d'intégrité du signal, mais plutôt sur la conception centrale du système. Le câblage du signal était souvent considéré comme un concept simple dans le passé et, du point de vue du câblage, il n'y avait pas de distinction entre les signaux vidéo, les signaux vocaux ou les signaux de données. Par conséquent, peu de gens se sont souciés du câblage du signal dans le passé. Mais maintenant, la situation a complètement changé. La vitesse de transmission du signal vidéo a maintenant atteint 3,3 Gbps par canal et la vitesse de transmission du signal de données est bien supérieure à 5 Gbps par canal.

Les normes série à haut débit telles que PCI Express, XAUI, SATA, tmds et displayport exigent que les équipes de conception et les ingénieurs réfléchissent non seulement aux problèmes d'intégrité du signal, mais aussi à la manière dont cela affectera les performances et la fiabilité du système. Pour maîtriser ces connaissances, les ingénieurs doivent d'abord comprendre les facteurs qui affectent l'intégrité du signal dans le système. La perte d'intégrité du signal dans le système peut être observée en augmentant la gigue du signal. La gigue totale du système se compose principalement de deux types de gigue, à savoir la gigue aléatoire et la gigue déterministe. La gigue aléatoire est infinie et obéit fondamentalement à la distribution gaussienne, tandis que la gigue déterministe est limitée et prévisible.

Dans 90% des systèmes, la gigue déterministe est le principal problème d'intégrité du signal que les ingénieurs de conception doivent résoudre. La gigue déterministe comprend l'interférence de code (ISI), la distorsion de rapport cyclique et la gigue périodique, qui sont causées respectivement par des problèmes de limitation de bande passante, d'asymétrie de période d'horloge et de couplage croisé ou de problèmes EMI.

Les éléments passifs tels que les connecteurs, le câblage PCB, les câbles longs et autres éléments passifs placés le long du câblage sont la source la plus importante de gigue déterministe. Plus la fréquence du signal est élevée, plus l'atténuation est importante, de sorte que le niveau de puissance dans le flux de données spécifié n'est pas adapté et que cette désadaptation du niveau de puissance entraînera un ISI dans le signal.

ISI réduira l'intégrité du signal, ce qui est suffisant pour empêcher le récepteur d'extraire correctement les données réelles du signal à la réception. La raison pour laquelle les niveaux de puissance ne correspondent pas est qu'aucun ingénieur de conception ne peut garantir la transmission des données dans la conception. Les données peuvent être changeantes (0 - 1 - 0 - 1 - 0 - 1, etc.) ou constantes (1 - 1 - 1 - 1 - 1 - 1, etc.). Il est clair que le taux d'exonération des 6 bits de variation ci - dessus est 6 fois supérieur au taux cyclique d'un flux de données constant de 6 "1". Puisque le taux d'exemption d'impôt est 6 fois plus petit, la fréquence du signal sera 6 fois plus élevée.

Si le flux de données contient les deux types, le signal récepteur aura des niveaux de puissance très différents, car plus la fréquence est élevée, plus l'atténuation est importante.

Résolution des problèmes d'inadéquation de puissance la plupart des normes de signaux à grande vitesse stipulent que le nombre de bits consécutifs qui ne changent pas, par exemple le Codage 8b / 10B, doit être minimisé. Ce schéma de codage garantit que le flux de données ne dépasse pas 4 bits consécutifs.

Cependant, il est encore possible de quadrupler la partie haute puissance du signal récepteur. Pour compenser les écarts de niveau de puissance pour réduire l'ISI, les concepteurs de PCB peuvent utiliser des techniques d'égalisation ou de dé - Accentuation.

La technologie d'égalisation PCB augmentera la puissance de tous les bits à grande vitesse, ce qui permettra aux signaux reçus dans les bits à grande vitesse et les bits à faible vitesse d'avoir le même niveau de puissance, réduisant ainsi la désadaptation du niveau de puissance. Contrairement à l'équilibre exacerbé, mais l'objectif est le même: minimiser l'inadéquation des niveaux de puissance. Ceci est réalisé en diminuant la puissance du foret à basse vitesse, ce qui augmentera la puissance du foret à grande vitesse.