L'actualité PCB - Conception pour le traitement parallèle avec FPGA

Fréquence intermédiaire numérique

La fréquence dite intermédiaire, comme son nom l'indique, fait référence à une forme de signal de fréquence intermédiaire. Les fréquences intermédiaires sont relatives à la bande de base et aux signaux radiofréquences. La fréquence intermédiaire peut avoir un ou plusieurs niveaux, c'est un pont entre la bande de base et la radiofréquence.

Array de portes programmables

Comme représenté sur la figure 1, la partie Fréquence intermédiaire est mise en oeuvre numériquement, dite Fréquence intermédiaire numérique. Les techniques numériques à fréquence intermédiaire comprennent généralement la conversion de fréquence vers le haut et vers le bas (duc / DDC), l'atténuation du facteur de crête (CFR) et la prédistorsion numérique (dpd).

Centre de données / Datacenter

Le duc permet de passer d'un signal en bande de base à un signal en bande passante. Le taux d'échantillonnage du signal complexe en bande de base d'entrée est relativement faible, typiquement le taux symbole de la modulation numérique. Le signal en bande de base est filtré puis converti en un taux d'échantillonnage plus élevé pour être modulé à la fréquence porteuse if du NCO.

Le duc nécessite généralement de terminer la mise en forme des impulsions, puis de piloter le convertisseur analogique inverse en modulant la porteuse de fréquence intermédiaire par le DAC.

L'entier Spectral du signal en bande de base est réalisé par un filtre de canal, typiquement par FIR. La partie interpolation complète la transformation et le filtrage du taux d'échantillonnage du signal, ce qui peut être réalisé par CIC ou FIR. Pour les signaux à bande étroite, le CIC serait bien adapté si une transformation à taux d'échantillonnage élevé était nécessaire et serait supérieur au FIR en termes de performances ou d'économies de ressources.

Le NCO est un oscillateur à commande numérique, également connu sous le nom de DDS, qui peut être utilisé pour produire une paire de signaux de porteuses sinusoïdales et cosinus en quadrature qui sont mélangés avec le signal en bande de base après interpolation (augmentation de la fréquence d'échantillonnage) pour compléter le décalage spectral.

Par rapport au duc, le DDC fait essentiellement ce qui suit:

1.spectrum downshift: déplace le signal numérique de l'ADC de la fréquence intermédiaire à la bande de base du spectre utile

2. Réduction du taux d'échantillonnage: réduisez les données de décalage de fréquence de l'ADC à un niveau approprié de taux d'échantillonnage (nombre de décimales).

3. Filtrage de Canal: le signal d'I / Q doit être filtré avant qu'il soit envoyé à la bande de base pour le traitement afpgain

En effet, la technologie de conversion numérique vers le haut et vers le bas est largement utilisée et est une fonction indispensable dans les communications sans fil, les réseaux de télévision par câble (Cable Modem), la radiodiffusion télévisuelle numérique (DVB), les appareils d'imagerie médicale (ultrasons) et le domaine militaire.

Coût plus frais de port

Actuellement, de nombreux systèmes de communication sans fil, tels que WCDMA, WiMAX, dont les signaux de fréquence sont généralement constitués de plusieurs signaux en bande de base indépendants. Le signal if synthétisé a une grande moyenne crête ratio et est conforme à la distribution FPGA. D'une manière générale, la plage linéaire d'un amplificateur de puissance (PA) est limitée et la plage de fonctionnement du pa correspondent à un signal de fréquence intermédiaire à nombre de barres standard plus important diminue, ce qui entraîne une diminution du rendement du PA. Il est donc très important de réduire le nombre de barres standard du signal de fréquence intermédiaire avant de procéder à l'analyse spectrale. L'atténuation du facteur de crête (CFR) est utilisée pour remplir cette fonction. Cela aidera à assurer la linéarité de la sortie PA, à réduire le rayonnement hors bande et à améliorer l'efficacité pa.

À l'heure actuelle, les algorithmes CFR utilisés dans if comprennent clip, peak Windowing et Peak cancellation. Les performances et la faisabilité de la méthode Peak TRIM sont modérées. Peak Reduction a de meilleures caractéristiques hors bande que Peak fine, mais elle nécessite plus de ressources de bus de terrain.

Procédures de traitement des données

Dans les systèmes de communication sans fil, il est souvent nécessaire que la sortie pa ait une linéarité élevée pour répondre aux exigences strictes des normes d'interface aérienne, alors que les amplificateurs linéaires sont très coûteux. Afin d'améliorer le rendement de sortie et de réduire au maximum le coût du PA, la non - linéarité du pa doit être corrigée. Le traitement de pré - distorsion du signal d'entrée du pa est une bonne option.

Les implémentations dpd sont divisées en deux catégories: les tables de recherche (LUT) et les polynômes. Les avantages et inconvénients de ces deux algorithmes sont présentés dans le tableau 1.

Conception numérique à fréquence intermédiaire basée sur le traitement parallèle FPGA

Avantages réalisés sur FPGA

Implémentation FPGA des fréquences intermédiaires numériques

À mesure que les technologies de communication sans fil à large bande telles que WiMAX / LTE mûrissent, les exigences en matière de bande passante numérique Moyenne fréquence pour les appareils sans fil augmentent également. Dans le même temps, les technologies Multi - antennes telles que MIMO sont largement utilisées et le nombre de canaux pour les fréquences intermédiaires numériques augmente rapidement.

Pour des besoins de bande passante aussi importants, de nombreux processeurs DSP ont du mal à répondre à des applications pratiques et les puces dédiées (assp) manquent de flexibilité correspondante. La fréquence intermédiaire numérique (IF) est implémentée à l'aide d'un FPGA qui permet de bien coordonner le conflit entre la puissance de traitement et la flexibilité. Dans le même temps, alterA a développé un grand nombre de conceptions numériques de référence de fréquence intermédiaire et d'IP pour les applications 3G / 4G, simplifiant les difficultés de développement des concepteurs et réduisant les cycles de conception.

Ce matériel se caractérise par son aptitude à la mise en œuvre de chemins de données à grande vitesse et avec des relations logiques simples.

En analysant les fonctions DDC et Duc précédentes, nous avons constaté que les principaux modules et opérations de DDC / duc sont les filtres CIC / FIR, NCO, interpolation / décimation, mélange. Ces processus sont fondamentalement simples, mais les calculs sont rapides et parfaits pour la mise en œuvre de programmeurs sur le terrain.

D'autre part, l'avantage de l'architecture parallèle par rapport aux processeurs DSP réside dans les FPGA. Une fois le module DDC / duc terminé, il peut être étendu à plusieurs DDC / duc par simple réplication. Dans le même temps, les dispositifs ADC / DAC peuvent connecter plusieurs canaux de DC / duc, ce qui facilite la prise en charge des systèmes multiporteuses (multiporteuses).

Cependant, les ressources internes du bus de terrain sont parfois limitées. Le multiplexage DDC / duc permet même un multiplexage temporel et le partage des circuits DDC / duc. Bien entendu, tant que les performances du bus de terrain sont dans les limites permises, l'horloge de fonctionnement du circuit doit être multipliée par plusieurs. La conception de référence d'altera prend en charge wcdm a, TD - SCDMA et WiMAX.

Les circuits CFR sont densément calculés, comme le TD - SCDMA, avec des taux d'échantillonnage allant de 61,44 MHz à 92,16 MHz. Le traitement parallèle basé sur FPGA peut être facilement effectué.

Le dpd polynomial est divisé en modules avant et inverse. Le module avant est un pré - distorsion composé de plusieurs filtres FIR. Il est idéal pour les implémentations matérielles sur FPGA. Le noyau IP d'altera peut fournir un support FIR parfait. Le module inverse fournit une conception de référence pour des algorithmes de convergence spécifiques tels que LMS, RLS et altera. Pour RLS, la conception de référence d'altera utilise une Décomposition QR qui réduit le temps de convergence et améliore la stabilité de l'algorithme.

Ressources fournies par altera

En plus de prendre en compte la situation réelle des applications numériques à moyenne fréquence dans la conception des appareils, alterA a également fait beaucoup de travail sur le noyau IP, la logique de la colle de contrôle, la logique d'interface, les outils et processus de conception et la conception de référence, entre autres.

Les séries cyclone et stratix d'altera ont considérablement augmenté le nombre et la vitesse des modules de multiplication et d'addition sur les ressources de l'appareil dans les domaines de la mémoire embarquée et des FPGA programmables sur le terrain.

En ce qui concerne les composants de base IP des DSP, alterA peut fournir des fonctionnalités telles que FIR, NCO, CIC, cordic, etc. pour une intégration conviviale du système, il existe également une interface unifiée pour interconnecter ces modules: l'interface Avalon streaming (Avalon ST). En outre, pour le multiplexage multicanaux et le démultiplexage, alterA a conçu un convertisseur de format de paquet pour l'interface Avalon ST qui fournit une interface temporelle et spatiale entre un ou plusieurs canaux Avalon St en entrée et un ou plusieurs canaux Avalon St en sortie pour le multiplexage multicanaux.

Dans certains domaines où la flexibilité est requise, comme le dpd, le processeur intégré nos II d’altera fonctionne parfaitement. Par exemple, sur le chemin de rétroaction de dpd, il peut aider les utilisateurs à augmenter leur propre routine d'interpolation avec souplesse. Le processeur embarqué NIOS II peut également aider le système à effectuer des statistiques de données, des réallocations de paramètres et d'autres tâches administratives.

Dans la conception des outils et des processus de validation, alterA a avancé le processus de conception intégré de Matlab / Simulink + DSP Builder + Quartus II. Comme le montre la figure 3.

Simulink peut également intégrer modelsim et l'Analyseur logique embarqué signaltap II sur le FPGA pour aider les utilisateurs à la simulation fonctionnelle et au débogage. En outre, la fonctionnalité Hardware - in - the - Loop (Hardware - in - the - Loop) peut aider les utilisateurs à valider les algorithmes de conception sur du matériel réel tout en accélérant la validation.

Design de référence

Société WiMAX duc / DDC

La conception de référence DDC / duc WiMAX d'altera est basée sur un OFDM FFT de 1024 points avec une bande passante de fonctionnement de 10 MHz. Le taux d'échantillonnage du signal en bande de base est de 11424 MSPS, soit le taux symbole. Le taux d'échantillonnage du signal à fréquence intermédiaire est de 91392 MSPS. De la bande de base à la fréquence intermédiaire, un total de 8 fois la variation de la fréquence d'échantillonnage est nécessaire.

Comme nous l'avons mentionné précédemment, le CIC est adapté à la transformation haute puissance à bande étroite, où seule une transformation 8X est nécessaire et où la bande passante utile du signal est de 10 MHz, le FIR est donc un meilleur choix pour le filtrage par décimation ou interpolation.

Lors de la Division de la fonction, nous prenons en compte les ressources et l'efficacité de la mise en œuvre, en divisant le filtre de mise en forme et le filtre d'interpolation décimale en trois FIR à concevoir: G (z) est responsable de la mise en forme spectrale, généralement un filtre à cosinus de montée en Racine (rrc); Q (z) est responsable du filtrage par double décimation ou interpolation; P (z) est responsable du filtrage quadruple décimation ou interpolation.

Pour économiser les ressources du bus de terrain et améliorer les performances, G (z) de la fréquence de fonctionnement a été conçu comme un FIR d'ordre 111 avec une bande de transition étroite. Q (z) secondes, ordre 79; P (z) n'a que l'ordre 39 et sa fréquence de fonctionnement. Comme le montre la figure 5, la réponse combinée des trois filtres est parfaitement conforme au gabarit (masque) requis pour WiMAX.

Dans une mise en oeuvre spécifique du bus de terrain, nous considérons que les caractéristiques du filtre de l'I / Q sont identiques. Pour économiser les ressources de l'équipement, nous avons multiplexé le FIR à trois niveaux de l'I / q. Voir figure 6.

Sur DDC, nous avons d'abord mélangé le signal if de 91392 MSPS avec NCO à 182784 MSPS par sur - échantillonnage sur deux cycles d'horloge consécutifs, puis par FIR à trois étages, nous avons obtenu deux signaux I / Q de 11424 MSPS.

Sur le duc, FIR fonctionne à 22848 MSPS, 45696 MSPS et 182784 MSPS, respectivement. En additionnant les deux signaux IQ mélangés, on obtient un signal réel passe - bande avec une fréquence d'échantillonnage de 91392 MSPS.

En ce qui concerne le Multiplexage / démultiplexage multicanaux, nous utilisons le module de conversion de format d'encapsulation Valon ST (PFC) d'altera pour l'interconnexion des modules.

Les exigences typiques d'une station de base WiMAX sont deux antennes d'émission et quatre antennes de réception, et cette conception de référence peut également prendre en charge deux antennes d'émission et quatre antennes de réception.

L'erreur relative de Constellation du duc est bien supérieure à la valeur spécifiée par simulation. Par exemple, à un débit de 64qam3 / 4, le RCE mesuré est de - 55,29 db. La sensibilité de réception et l'indice de réjection des canaux adjacents du DDC sont bien meilleurs que prévu.

WiMAX coût plus frais d'expédition

Le système WiMAX a des exigences plus élevées pour le CFR. L'amplitude vectorielle d'erreur (EVM) est requise à 3% en raison de l'adoption de la modulation 64qam, qui a également des exigences plus strictes pour le rapport moyen de crête (par) et le rapport de fuite de canal adjacent (ACLR). Le schéma CFR WiMAX d'altera utilise l'algorithme de découpage par contrainte du Georgia Institute of Technology avec un EVM de 3%, un nombre de barres standard réduit de 5 DB et une très faible diffusion hors bande.

Conception numérique à fréquence intermédiaire basée sur le traitement parallèle FPGA

Conception numérique à fréquence intermédiaire basée sur le traitement parallèle FPGA

Société WiMAX dpd

Avec une bande passante de fréquence intermédiaire supérieure à 10 MHz, le WiMax nécessite l'introduction d'algorithmes adaptatifs tels que LMS / rls, ce qui impose des exigences élevées en termes de puissance de traitement DSP et de flexibilité pour l'ensemble du module dpd. Les exigences de conception peuvent être bien satisfaites avec le « processeur in - chip NIOS II + FPGA Hardware co - Processing Unit » d’altera.

Conception numérique à fréquence intermédiaire basée sur le traitement parallèle FPGA

Comme le montre la figure 8, le module avant est un prédistorseur constitué d'une pluralité de filtres FIR. Dans backlinks, nous collectons un ensemble de 64 échantillons dans un cache d'échantillons. Le processeur embarqué NIOS peut aider à calculer l'entrée de cordic, et l'accélérateur cordic effectue la Décomposition QR. NIOS effectue alors une conversion inverse pour mettre à jour les coefficients du filtre FIR dans la liaison aller. L'utilisation d'un processeur logiciel NIOS + accélérateur cordic pour effectuer les opérations de la matrice triangulaire supérieure de qrd / rls est flexible et nous pouvons ajuster le nombre d'accélérateurs cordic pour augmenter l'inverse. Débit de données du module.