1 Introduction
Avec les progrès de la technologie des circuits intégrés, les processeurs de plusieurs centaines à plusieurs gigahertz sont devenus très populaires. Les méthodes passées de conception de PCB à faible vitesse ne répondent plus aux besoins croissants du développement de l'informatisation. Utiliser les outils EDA pour analyser et résoudre les problèmes de conception à grande vitesse est une approche efficace. Au cours du processus de conception, l'outil EDA analyse les données de modèle d'appareil saisies et rapporte les résultats directement au concepteur. Les concepteurs modifient et améliorent les conceptions en fonction des informations de rétroaction. Cela réduit le cycle de développement et évite le gaspillage de ressources humaines et financières.
2 Composition du système
Cette plate - forme de test utilise le mc9328mx1 de la série de puces Dragon Ball de Motorola avec une vitesse d'horloge CPU de 200 MHz; La SDRAM utilise la synchronisation k4s281632e de Sumsung avec des vitesses d'horloge supérieures à 100 MHz. En raison de la densité de câblage plus élevée, de la vitesse plus élevée et des exigences élevées du système en matière d'intégrité du signal pour le bus d'adresse et le bus de données, le logiciel de conception pads2004 de mentor a été adopté, qui intègre la conception schématique, la mise en page de PCB et l'analyse de simulation à grande vitesse. Il peut résoudre les problèmes d'intégrité du signal et de diaphonie dans la conception de PCB, améliorant considérablement le succès de la conception.
La route la plus critique dans le système est la route de connexion entre SDRAM et mc9328mx1. Leur intégrité du signal affecte directement le bon fonctionnement du système. Dans la conception de PCB, la simulation est réalisée avec hyperlynx, l'outil de simulation haute vitesse du logiciel pads2004. Hyperlynx inclut linesim et boardsim. Linesim est un outil de simulation avant le câblage et boardsim est un outil de simulation après le câblage. Le modèle de simulation utilise le modèle Ibis, qui prend la forme de tables I / V et V / t pour décrire les caractéristiques des cellules E / s et des broches de circuits intégrés numériques. Le modèle Ibis n'ayant pas besoin de décrire les paramètres de conception interne et de fabrication des transistors des cellules d'E / s, il est bien accueilli et soutenu par les fabricants de semi - conducteurs. Les principaux fabricants de circuits intégrés numériques peuvent désormais proposer les modèles Ibis correspondants en même temps que les puces.
3 conception du système
3.1 distribution électrique
Dans la conception d'une carte système à grande vitesse, la distribution réseau de la couche d'alimentation est très importante. En termes de mise en page de PCB, l'intégrité de l'alimentation doit d'abord être prise en compte sur la carte PCB, ce qui affecte directement l'intégrité du signal de la carte PCB finale. Dans de nombreux cas, la principale cause de distorsion du signal est le système d'alimentation électrique, tel que la conception incorrecte du condensateur de découplage, la conception irrationnelle de la couche de terre, la distribution inégale du courant, le bruit de rebond de terre excessif, l'effet de boucle sévère.
Comme la couche d'alimentation distribue la puissance à travers toute la couche métallique, son impédance d'alimentation est très faible et donc le bruit d'alimentation est beaucoup plus faible que le type de bus, de sorte que l'alimentation est utilisée comme couche séparée dans la conception.
Pour éliminer le bruit d'alimentation, un condensateur de 47uf est placé sur l'entrée d'alimentation de la carte pour éliminer le bruit de basse fréquence. Un condensateur de filtrage haute fréquence de 0,1 µF est placé sur les broches d'alimentation et de masse de chaque dispositif actif de la carte pour filtrer le bruit haute fréquence de la ligne. Le condensateur de filtrage doit être placé le plus près possible de la broche d'alimentation et le câblage de la broche d'alimentation au condensateur de filtrage doit être le plus court possible pour un effet de filtrage optimal.
3.2 conception de l'horloge
La conception de l'horloge est une partie importante de la conception de PCB. En planifiant les lignes d'horloge, éloignez les connexions des lignes d'horloge des autres lignes de signal. L'horloge fonctionne sur une couche de signal adjacente à la couche de terre. Par plusieurs couches. La distance entre la ligne d'horloge et les autres lignes de données et d'adresse doit être conforme au principe 3W (les lignes de bobinage doivent être espacées de deux fois la largeur de la ligne). Les connexions d'horloge doivent être aussi courtes que possible et la protection à la terre doit être ajoutée. Pour assurer l'intégrité du signal d'horloge, la sortie de l'horloge est en série avec une résistance de terminaison d'environ 33 ohms.
3.3 signaux critiques et non critiques
Avant de procéder à l'analyse de simulation, les signaux dans le système sont divisés en signaux critiques et non critiques. Le principe de partitionnement repose principalement sur des conditions telles que le taux de bord d'entraînement du dispositif, le niveau de la fréquence de fonctionnement et la longueur de la ligne de signal. Bien sûr, cela devrait également être déterminé en fonction de la conception réelle.
Dans ce système, les signaux clés sont: le signal d'horloge; Lignes de données mémoire telles que CPU et SDRAM, CPU et Flash, lignes d'adresse et lignes de signaux de commande de lecture et d'écriture. Le plus important d'entre eux est le routage de connexion entre SDRAM et mc9328mx1. Leur intégrité du signal affecte directement la capacité du mc9328mx1 à accéder correctement aux données de la SDRAM.