Fabricant et Assemblage des cartes électroniques ultra-précis, PCB haute-fréquence, PCB haute-vitesse, et PCB standard ou PCB multi-couches.
On fournit un service PCB&PCBA personnalisé et très fiable pour tout vos projets.
Conception électronique

Conception électronique - Comment concevoir une carte PCB de circuit d'horloge?

Conception électronique

Conception électronique - Comment concevoir une carte PCB de circuit d'horloge?

Comment concevoir une carte PCB de circuit d'horloge?

2021-10-24
View:1558
Author:Downs

Les exigences générales pour le câblage PCB du circuit d'horloge sont les suivantes:

1. Puisque la ligne d'horloge est l'un des facteurs qui affectent le plus EMC, il devrait y avoir moins de Vias sur la ligne d'horloge; Essayez d'éviter de fonctionner en parallèle avec d'autres lignes de signal et de rester à l'écart des lignes de signal générales pour éviter les interférences avec les lignes de signal.

2. Évitez l'alimentation sur la carte PCB pour empêcher l'alimentation et l'horloge d'interférer l'une avec l'autre.

3. Lorsque plusieurs horloges de fréquences différentes sont utilisées sur la carte, deux lignes d'horloge de fréquences différentes ne peuvent pas fonctionner côte à côte. La structure du circuit du réseau de distribution est représentée sur les figures 8 à 6. Ce circuit utilise une seule source d'horloge et distribue le signal d'horloge à n destinations éloignées par l'intermédiaire d'un tampon de pilotage.


Carte de circuit imprimé


Un réseau de distribution d'horloge en forme d'araignée peut toujours être distribué. Le réseau de distribution d'horloge en forme d'araignée devrait noter les points suivants:

1. La charge totale du circuit tampon d'entraînement est r / n. par exemple, lorsque vous utilisez une ligne de transmission de 50 μ, une toile d'araignée à deux pattes, la charge totale à l'extrémité de l'entraînement est de 25 μ. Il n'y a pas beaucoup de tampons d'entraînement capables d'entraîner une charge aussi faible.

2. Pour conduire plus de "jambes d'araignée", un pilote d'horloge plus puissant est nécessaire. Une façon simple de le faire est de connecter les sorties de deux ou plusieurs pilotes en parallèle pour former un pilote de haute puissance.

3. La puissance totale d'entraînement requise pour le signal d'horloge du circuit TTL est 25 fois supérieure à celle du circuit ECL.


Réseau de distribution d'horloge à structure ramifiée structure de circuit d'un réseau de distribution d'horloge à structure ramifiée. Ce circuit utilise une seule source d'horloge et distribue le signal d'horloge sous forme de branche sur n entrées par l'intermédiaire d'un buffer de pilotage et d'une ligne de distribution d'horloge à basse impédance. Lorsque le signal d'horloge traverse chaque entrée, son temps de montée est prolongé et une petite impulsion réfléchie est également générée qui se propage le long de la ligne vers la source.


L'impulsion réfléchie est la dérivée du signal d'entrée et interfère avec la réception. Pour réduire l'amplitude des impulsions réfléchies, on peut utiliser la méthode suivante:

1. Réduire la vitesse de montée du conducteur, ce qui peut réduire l'amplitude des impulsions réfléchies. La vitesse du Driver adopté peut répondre à l'exigence de biais d'horloge.

2. Réduire la capacité de chaque branche. Dans un bus multibranche, la capacité de dérivation est liée à la capacité d'entrée du récepteur d'horloge, à la capacité parasite du connecteur et à la capacité de la piste PCB reliant le récepteur d'horloge.

3. Réduire l'impédance caractéristique (Zo) de la ligne de distribution d'horloge. L'impédance caractéristique de la ligne de distribution d'horloge est liée à sa géométrie. La sensibilité d'une ligne d'horloge de 50 μ est 2,5 fois supérieure à la capacité d'une branche d'horloge d'une ligne d'horloge de 20 μ. La réduction de l'impédance de distribution permet d'éviter que les dérives d'horloge ne soient affectées par les variations de charge.


Une structure de terminaison de source utilisant plusieurs lignes d'horloge est un circuit qui utilise un seul pilote d'horloge pour piloter deux terminaisons de source. L'impédance du circuit de terminaison de la source est deux fois supérieure à celle du circuit de terminaison et le courant d'entraînement nécessaire chute à zéro après 2T (t étant le retard de propagation), ce qui réduit la consommation moyenne d'énergie. On utilise un seul pilote d'horloge pour piloter deux sources et plusieurs lignes d'horloge. La structure de terminaison de source exige que les longueurs de ligne soient égales pour assurer l'arrivée simultanée des impulsions réfléchies; Les charges à chaque extrémité doivent être égales pour que les impulsions réfléchies aient la même forme d'onde. La résistance du terminal source est liée à l'impédance de sortie du driver.


La résistance terminale source est RS, c'est - à - dire l'impédance terminale source (ν©); Zo est l'impédance de ligne à piloter (ν©); Rdrive est l'impédance de sortie effective (ν©) du Driver; N est le nombre de lignes motrices. Il est à noter que dans l'ingénierie réelle, il est difficile d'obtenir une symétrie complète. S'il y a asymétrie dans les lignes, la réflexion et la diaphonie de chaque ligne ne peuvent pas être totalement annulées, ce qui entraînera une sonnerie du système. Les lignes d'horloge ont une protection spéciale contre la diaphonie.