Conception électronique - Analyse des caractéristiques de conception poreuse PCB

Les trous borgnes sont situés sur les faces supérieure et inférieure de la carte de circuit imprimé et ont une certaine profondeur. Ils sont utilisés pour connecter les lignes de surface et les lignes intérieures ci - dessous. La profondeur des trous ne dépasse généralement pas une certaine proportion (pores). Par trou enterré, on entend un trou de connexion situé dans la couche interne de la carte de circuit imprimé et ne s'étendant pas à la surface de la carte. Les deux types de trous décrits ci - dessus sont situés dans la couche interne de la carte et sont réalisés par un procédé de formation de Vias avant laminage, et plusieurs couches internes peuvent être superposées lors de la formation des vias. Le troisième type est appelé via. De tels trous traversent toute la carte et peuvent être utilisés pour réaliser des interconnexions internes ou servir de trous de positionnement pour le montage des éléments. Comme le via est plus facile à mettre en œuvre et moins coûteux dans le processus, il est utilisé pour la plupart des cartes de circuits imprimés, plutôt que pour les deux autres via. Sauf indication contraire, les surperforations suivantes sont considérées comme des surperforations.

1. Du point de vue de la conception, le trou traversant se compose principalement de deux parties, l'une est le trou de forage au milieu et l'autre est la zone de rembourrage autour du trou de forage. La taille de ces deux parties détermine la taille du trou. De toute évidence, dans les conceptions de circuits imprimés à haute vitesse et à haute densité, les concepteurs veulent toujours que plus les trous sont petits, mieux c'est, ce qui laisse plus d'espace de câblage sur la carte. De plus, plus le trou traversant est petit, plus sa propre capacité parasite est faible. Plus il est petit, plus il convient à une utilisation dans des circuits à grande vitesse. Cependant, la réduction de la taille du trou entraîne également une augmentation du coût et la taille du sur - trou ne peut pas être réduite indéfiniment. Il est limité par des techniques de processus telles que le perçage et le placage: plus le trou est petit, plus il est percé. Plus le temps de perçage est long, plus il est facile de se décentrer; Et lorsque la profondeur du trou dépasse 6 fois le diamètre du trou foré, il n'est pas garanti que la paroi du trou puisse être uniformément cuivrée. Par exemple, une carte PCB ordinaire de 6 couches a une épaisseur (profondeur de trou traversant) d'environ 50 mil, de sorte que le diamètre de forage minimum qu'un fabricant de PCB peut fournir ne peut atteindre que 8 mil.

2. La capacité parasite du trou lui - même a une capacité parasite à la masse. Si l'on sait que le diamètre du trou isolé sur la couche de masse poreuse est D2, le diamètre du plot poreux est D1 et l'épaisseur de la carte PCB est t, la permittivité diélectrique du substrat de la carte est, La capacité parasite d'un trou traversant est de l'ordre de: C = "1". 41 îlot td1 / (D2 - D1) la capacité parasite d'un trou traversant a pour effet principal sur le circuit d'allonger le temps de montée du signal et de réduire la vitesse du circuit. Par example, pour un PCB de 50 mil d'épaisseur, si l'on utilise un trou de porosité de 10 mil de diamètre intérieur, de 20 mil de diamètre de Plot et de 32 mil de distance entre le Plot et la zone de cuivre à la masse, on peut utiliser la formule ci - dessus pour approximer le trou de porosité. La capacité parasite est approximativement: C = 1,41x4,4x0050x0020 / (0032 - 0020) = 0517 PF, Les variations de temps de montée induites par cette partie de la capacité sont: T10 - 90 = 2.2c (Z0 / 2) = 2.2x0517x (55 / 2) = 31.28ps. De ces valeurs, on peut voir que si l'effet du retard de montée dû à la capacité parasite d'un seul Pore n'est pas évident, Les concepteurs doivent quand même y réfléchir attentivement s'ils utilisent plusieurs pores pour Commuter entre les couches dans une trace.

3. Inductance parasite de la porosité excessive de même, il existe une inductance parasite et une capacité parasite dans la porosité excessive. Dans la conception de circuits numériques à grande vitesse, les dommages causés par l'inductance parasite de la porosité ont tendance à être plus importants que les effets de la capacité parasite. Son Inductance série parasite affaiblit la contribution du condensateur de dérivation, affaiblissant l'effet de filtrage de l'ensemble du système électrique. Nous pouvons simplement calculer l'inductance parasite approximative de la porosité avec la formule suivante: l = "5".08h [Ln (4h / d) + 1] où l est l'inductance de la porosité, h la longueur de la porosité et d Le diamètre du trou central. Il ressort de la formule que le diamètre des pores sur - percés a moins d'influence sur l'inductance, tandis que la longueur des pores sur - percés a le plus d'influence sur l'inductance. Toujours en utilisant l'exemple ci - dessus, l'inductance de la porosité peut être calculée comme suit: l = 5,08 x 0050 [Ln (4x0050 / 0010) + 1] = 1015 NH. Si le temps de montée du signal est de 1 NS, son impédance équivalente est: XL = Íl / T10 - 90 = 3,19. Cette impédance n'est plus ignorée lorsqu'un courant haute fréquence passe. Il est à noter en particulier que lors de la connexion du plan d'alimentation et du plan de masse, le condensateur de dérivation doit traverser deux perçages, de sorte que l'inductance parasite des perçages augmente exponentiellement.

4. Conception poreuse dans le PCB à grande vitesse. Grâce à l'analyse ci - dessus des caractéristiques parasitaires des porosités, nous pouvons voir que dans la conception de PCB à grande vitesse, les porosités apparemment simples ont tendance à avoir un impact négatif important sur la conception du circuit. Effets Afin de réduire les effets néfastes causés par les effets parasites des porosités excessives, on peut réaliser dans la conception:

1. Choisissez une taille raisonnable par la taille en tenant compte du coût et de la qualité du signal. Par exemple, pour une conception de carte PCB de module mémoire de 6 à 10 couches, il est préférable d'utiliser des trous de perçage de 10 / 20mil (perçage / PAD). Pour certaines plaques de petite taille à haute densité, vous pouvez également essayer d'utiliser 8 / 18mil. Le trou Dans les conditions techniques actuelles, il est difficile d'utiliser des pores plus petits. Pour une alimentation électrique ou un trou de mise à la terre, une taille plus grande peut être envisagée pour réduire l'impédance.

2. Les deux formules discutées ci - dessus peuvent conclure que l'utilisation d'un PCB plus mince est bénéfique pour réduire les deux paramètres parasites de la porosité excessive.

3. Essayez de ne pas modifier le nombre de couches de traces de signal sur la carte PCB, c'est - à - dire essayez de ne pas utiliser de trous excessifs inutiles.

4. Les broches d'alimentation et de mise à la terre doivent être percées à proximité et les broches entre les trous et les broches doivent être aussi courtes que possible, car elles augmentent l'inductance. Dans le même temps, les cordons d'alimentation et de mise à la terre doivent être aussi épais que possible pour réduire l'impédance. Bainennet, une filiale du Groupe Qin Jing, est la principale plate - forme de services de l'industrie électronique du pays. Il fournit des composants en ligne, l'achat de capteurs, la personnalisation de PCB, la distribution Bom, la sélection de matériaux et d'autres solutions complètes pour la chaîne d'approvisionnement de l'industrie électronique, un guichet unique pour répondre aux besoins globaux des petits et moyens clients de l'industrie électronique.

5. Placez quelques Vias à la terre près des Vias de la couche de signal pour fournir la boucle la plus proche pour le signal. Il est même possible de placer un grand nombre de trous de mise à la terre redondants sur la carte PCB. Bien sûr, le design doit être flexible. Le modèle de perçage discuté précédemment est le cas où il y a des plots sur chaque couche. Parfois, nous pouvons réduire ou même enlever le rembourrage de certaines couches. En particulier lorsque la densité de pores est très élevée, elle peut conduire à la formation de rainures de rupture de l'anneau de séparation dans la couche de cuivre. Pour résoudre ce problème, en plus de déplacer l'emplacement des pores, nous pouvons également envisager de placer les pores sur la couche de cuivre. La taille des plots est réduite.