Tecnología de PCB - Introducción a los pasos de las especificaciones de diseño de PCB EMI

Pasos de especificación de diseño EMI de PCB

1. procesamiento de energía IC

1.1) asegúrese de que cada pin de alimentación IC tenga un capacitor de desacoplamiento 0.1uf. Para los chips bga, hay ocho condensadores de 0,1uf y 0,01uf en las cuatro esquinas de bga. Preste especial atención a agregar condensadores de filtro a las fuentes de alimentación rastreadas, como vtt. Esto no solo tiene un impacto en la estabilidad, sino que también tiene un gran impacto en el emi.

2 procesamiento de líneas de reloj

2.1) se recomienda ejecutar primero la línea de reloj.

2.2) para las líneas de reloj con una frecuencia superior o igual a 66m, el número de agujeros por línea no debe exceder de 2, y la media no debe exceder de 1,5.

2.3) para las líneas de reloj con una frecuencia inferior a 66m, el número de agujeros por línea no debe exceder de 3, y la media no debe exceder de 2,5.

2.4) para las líneas de reloj de más de 12 pulgadas de longitud, si la frecuencia es superior a 20m, el número de agujeros que pasan no debe exceder de 2.

2.5) si la línea del reloj tiene un agujero, se añade un condensadores de derivación entre la segunda capa (formación de conexión) y la tercera capa (capa de alimentación) en la posición adyacente del agujero para garantizar que la capa de referencia cambie después del cambio de la línea del reloj. El circuito de la corriente de alta frecuencia (capa adyacente) es continuo. La capa de potencia donde se encuentra el condensadores de derivación debe ser la capa de potencia a través del agujero y lo más cerca posible del agujero. La distancia máxima entre el condensadores de derivación y el agujero no debe exceder los 300mil.

2.6) en principio, todas las líneas de reloj no pueden pasar por la isla. Las siguientes son cuatro escenas de cruce de islas.

2.6.1) se han producido islas cruzadas entre las Islas de energía y las Islas de energía. En este momento, el cable del reloj está conectado en la parte posterior del cuarto piso, que tiene dos islas de energía en el tercer piso (capa de energía), y el cuarto piso debe pasar por estas dos islas.

2.6.2) hay islas cruzadas entre las Islas de energía y las Islas terrestres. En este momento, la línea del reloj se compone de una isla de tierra en la parte posterior del cuarto piso, en medio de la isla de energía del tercer piso (capa de energía), y el cuarto piso debe cruzar estas dos islas.

2.6.3) se producen islas cruzadas entre la isla terrestre y la formación. En este momento, el cable del reloj está conectado en el primer piso, hay una isla de tierra en el medio del segundo piso (piso de tierra), y el cableado en el primer piso debe pasar por la isla de tierra (equivalente a la interrupción del suelo).

2.6.4) no hay cobre fuera de línea del reloj. Si las condiciones son limitadas, es imposible no ser una isla, asegúrese de que la línea de reloj con una frecuencia superior o igual a 66m no sea una isla. Si una línea de reloj con una frecuencia inferior a 66m atraviesa la isla, se debe agregar un capacitor de desacoplamiento para formar una ruta espejo. Coloque un capacitor 0.1uf entre las dos islas de energía y cerca de la línea de reloj de la isla.

2.7) Elija uno para cruzar la isla cuando se enfrente a la opción de dos agujeros y uno para pasar por la isla.

2.8) la línea del reloj debe estar a más de 500 mil del borde del panel lateral de E / S y no debe funcionar lado a lado con la línea de E / S. Si no es posible, la distancia entre la línea de reloj y la línea de Puerto de E / s debe ser mayor de 50 mil.

2.9) cuando la línea del reloj esté en el cuarto piso en ese momento, la capa de referencia de la línea del reloj (plano de alimentación) debe tratar de suministrar energía al plano de alimentación del reloj. Cuanto menos relojes se refieran a otros planos de potencia, mejor. Además, la frecuencia es superior o igual a 66m. el plano de potencia de referencia de la línea del reloj debe ser el plano de potencia de 3,3v.

2.10) el espaciamiento de las líneas del reloj debe ser superior a 25 mil.

2.11) al conectar las líneas de reloj, las líneas de entrada y salida deben estar lo más lejos posible.

2.12) cuando el cable del reloj está conectado a bga y otros dispositivos en ese momento, si el cable del reloj cambia de capa, trate de evitar el agujero bajo bga.

2.13) preste atención a cada señal de reloj y no ignore ningún reloj, incluido el AC bitclk del Código de audio, especialmente el fs3 - fs0. Aunque por su nombre no es un reloj, en realidad es un reloj, así que ten Cuidado.

2.14) las resistencias de tracción y tracción en el chip del reloj deben estar lo más cerca posible del chip del reloj.

3. procesamiento de puertos de E / s

3.1) cada puerto de E / s, incluido PS / 2, usb, lpt, com, Speak out, game, se divide en un suelo, y el extremo izquierdo y el extremo derecho se conectan al suelo digital, con un ancho no inferior a 200 mil o tres agujeros. No se conecte con otros lugares. Conexión digital.

3.2) si el puerto COM2 es de tipo pin, debe estar lo más cerca posible del suelo de E / S.

3.3) los dispositivos EMI de circuito I / o están lo más cerca posible de I / o shield.

3.4) la capa de alimentación y la capa de puesta a tierra en el puerto de E / s deben colocarse en el suelo, y la señal no debe pasar por la isla (la línea de señal se extrae directamente del puerto y el puerto de E / s no realiza enrutamiento de larga distancia).

4. algunas precauciones

R. los ingenieros de diseño deben cumplir estrictamente con las especificaciones de diseño de PCB emi. Los ingenieros del EMI tienen derecho a realizar inspecciones. Si se violan las especificaciones de diseño EMI de PCB y se produce un fracaso en la prueba emi, la responsabilidad recaerá en el ingeniero de diseño.

Los ingenieros de b.emi son responsables de las especificaciones de diseño y cumplen estrictamente con las especificaciones de diseño de PCB emi, pero las pruebas de EMI siguen fallando. Los ingenieros de EMI son responsables de proporcionar soluciones y resumirlas en las especificaciones de diseño de PCB emi.

Los ingenieros de c.emi son responsables de las pruebas de EMI en cada puerto periférico y no deben perderse las pruebas.

Cada ingeniero de diseño tiene derecho a hacer sugerencias y dudas sobre las especificaciones de diseño. El ingeniero EMI es el Encargado de responder a las preguntas y agregar las especificaciones de diseño a las recomendaciones del ingeniero después de pasar la verificación experimental.

Los ingenieros de E. EMI son responsables de reducir el costo del diseño de PCB EMI y reducir el número de cuentas magnéticas utilizadas.