Blog de PCB - Procedimientos de prueba y diseño de placas de PCB

Con la creciente miniaturización, los componentes de placas de PCB y la tecnología de cableado también han hecho grandes progresos, como el microcomputador IC altamente integrado encapsulado en la carcasa bga, donde la distancia de aislamiento entre los conductores se ha reducido a 0,5 mm, por mencionar solo dos ejemplos. El método de diseño de cableado de los componentes electrónicos tiene un impacto cada vez mayor en si las pruebas en el futuro proceso de producción pueden llevarse a cabo sin problemas. Las siguientes son algunas reglas importantes y consejos útiles. Al seguir ciertos procedimientos (diseño de testabilidad dft, diseño de testabilidad), se puede reducir considerablemente el costo de preparar e implementar pruebas de producción. Estos programas se han desarrollado a lo largo de los años y, por supuesto, si se introducen nuevas tecnologías de producción y componentes, deben expandirse y ajustarse en consecuencia. A medida que la estructura de los productos electrónicos se hace cada vez más pequeña, surgen dos problemas particularmente prominentes: primero, cada vez hay menos nodos de circuito accesibles; El otro es que se restringen métodos como in circuit Test apps. Para resolver estos problemas, se pueden tomar las medidas correspondientes en el diseño del circuito, con nuevos métodos de prueba y soluciones innovadoras de adaptadores. La solución al segundo problema también incluye la creación de tareas adicionales para los sistemas de prueba que se utilizaron inicialmente como procesos independientes. Estas tareas incluyen programar componentes de memoria a través de un sistema de prueba o realizar la autoinspección de componentes integrados (autoinspección incorporada, bist, autoinspección incorporada). En general, transferir estos pasos al sistema de prueba creará más valor agregado. Para implementar estas medidas sin problemas, se deben tomar las consideraciones correspondientes en la etapa de investigación y desarrollo del producto.

¿1. ¿ qué es la testabilidad?

El significado de testabilidad se puede entender como: el ingeniero de pruebas puede usar el método más simple para detectar las características de un componente para ver si cumple con la función esperada. En pocas palabras:

¿¿ qué tan simple es el método para probar si el producto cumple con las especificaciones técnicas?

¿¿ qué tan rápido escribes el programa de prueba?

¿¿ qué tan completo es el descubrimiento de fallas en el producto?

¿¿ qué tan simple es el método para acceder a los puntos de prueba?

Se deben considerar prácticas de diseño mecánico y eléctrico para lograr una buena testabilidad. Por supuesto, lograr la testabilidad tiene un costo, pero tiene una serie de beneficios para todo el proceso, por lo que es un requisito previo importante para la producción exitosa del producto.

¿2. ¿ por qué desarrollar tecnologías amigables con las pruebas?

En el pasado, si un producto no podía ser probado en un punto de prueba anterior, el problema solo se empujaba a un punto de prueba. Si los defectos del producto no se pueden encontrar durante las pruebas de producción, la identificación y el diagnóstico de los defectos se transfieren simplemente a las pruebas funcionales y del sistema. Por el contrario, hoy en día se intenta detectar defectos lo antes posible, y la ventaja no es solo que son de bajo costo, sino que, lo que es más importante, los productos de hoy son muy complejos y algunos defectos de fabricación pueden no ser detectados en absoluto en pruebas funcionales. Por ejemplo, para algunos componentes que quieren preinstalar software o programar, hay tales problemas. (como flash o isp: dispositivos programables dentro del sistema). La programación de estos componentes debe planificarse en la fase de desarrollo y el sistema de prueba debe dominar la programación. El diseño de circuitos amigables con la prueba cuesta algo de dinero, sin embargo, el diseño de circuitos difíciles de probar cuesta más dinero. La prueba en sí tiene un costo, y el costo de la prueba aumenta con el aumento de la serie de pruebas; Desde las pruebas en línea hasta las pruebas funcionales y las pruebas del sistema, los costos de las pruebas están aumentando. Saltarse una de las pruebas costará más. La regla general es multiplicar por 10 el costo de cada prueba. A través del diseño de circuitos amigables con la prueba, las fallas se pueden detectar lo antes posible, lo que permite compensar rápidamente los fondos gastados en el diseño de líneas amigables con la prueba.

3. cómo afecta la documentación a la testabilidad

Solo aprovechando al máximo los datos completos en el desarrollo de componentes se puede desarrollar un programa de prueba capaz de detectar completamente fallas. En muchos casos, es necesaria una estrecha cooperación entre el desarrollo y las pruebas. El documento tiene un impacto indiscutible en la comprensión de los ingenieros de pruebas de las funciones de los componentes y el desarrollo de estrategias de prueba. Para evitar los problemas causados por la falta de documentación y la comprensión insuficiente de las funciones de los componentes, los fabricantes de sistemas de prueba pueden confiar en herramientas de software que generan automáticamente el modo de prueba al azar o en métodos no vectoriales, lo cual es solo una medida conveniente. La documentación completa antes de la prueba incluye una lista de piezas, datos de diseño de circuitos (principalmente datos cad) e información detallada sobre las funciones de los componentes de servicio (como hojas de datos). Con toda la información, se puede compilar el vector de prueba, definir el modo de falla del componente o realizar algunos ajustes previos. También son importantes ciertos datos mecánicos, como los necesarios para comprobar si los componentes están bien soldados y alineados, Para componentes programables como flash, pld, fpgas, etc., si no se programan durante la instalación, deben programarse en el sistema de prueba y también deben conocerse sus datos de programación. Los datos de programación del dispositivo de memoria flash deben estar completos. Si el chip flash contiene datos de 16mbit, debería ser capaz de usar 16mbit, lo que evitará malentendidos y conflictos de Dirección. Esto puede ocurrir, por ejemplo, si se utiliza una memoria de 4 m bits para proporcionar solo datos de 300k bits al componente. Por supuesto, los datos deben prepararse en formatos estándar populares, como el Hex de Intel o la estructura de registro s de motorola. La mayoría de los sistemas de prueba pueden explicar estos formatos siempre que se puedan programar componentes flash o isp. Muchas de las informaciones mencionadas anteriormente, muchas de las cuales también son necesarias para la fabricación de componentes. Por supuesto, se debe distinguir claramente entre manufacturabilidad y testabilidad, ya que se trata de un concepto completamente diferente y, por lo tanto, constituye una premisa diferente.

4. condiciones de contacto mecánico con buena testabilidad

Incluso los circuitos con una muy buena testabilidad eléctrica son difíciles de probar si no se tienen en cuenta las reglas básicas de la mecánica. Muchos factores limitan la testabilidad eléctrica. Si el punto de prueba no es suficiente o demasiado pequeño, es difícil para el conector de la cama de la sonda llegar a cada nodo del circuito. Si el error de posición y el error de tamaño del punto de prueba son demasiado grandes, habrá un problema de mala repetición de la prueba. Al usar el conector de la cama de la sonda, se debe seguir una serie de recomendaciones sobre el tamaño y la ubicación de los agujeros de bloqueo y los puntos de prueba.

5. requisitos previos eléctricos para la testabilidad

Los requisitos previos eléctricos son tan importantes para una buena testabilidad como para las condiciones de contacto mecánico, y ambos son esenciales. No se puede probar el circuito de la puerta. La razón puede ser que el terminal de entrada de arranque no pueda entrar en contacto a través del punto de prueba, o que el terminal de entrada de arranque esté en el encapsulamiento y no pueda entrar en contacto desde el exterior. En principio, ninguna de las dos situaciones es buena. Impide que la prueba se realice. Al diseñar el circuito, hay que tener en cuenta que todos los componentes que deben ser probados a través de métodos de prueba en línea deben tener algún mecanismo para que cada componente pueda ser aislado electrónicamente. Este mecanismo se puede lograr desactivando la entrada, que controla la salida de los componentes en un Estado estático de alto ohm. Aunque casi todos los sistemas de prueba son capaces de conducir el Estado del Nodo hacia atrás a cualquier estado, el nodo involucrado todavía necesita estar equipado con una entrada desactivada, primero manteniendo el nodo en un Estado de alta Ohm y luego agregando el nivel correspondiente "suavemente". Del mismo modo, el generador de frecuencia de latido siempre se desconecta directamente de la parte posterior del generador activando el cable, la puerta o el puente enchufable. La entrada de arranque no debe estar conectada directamente al circuito, sino que debe estar conectada al circuito a través de una resistencia de 100 ohms. Cada componente debe tener su propio pin de arranque, reinicio o control. Hay que evitar que la entrada de arranque de muchos componentes comparta una resistencia conectada al circuito. Esta regla también se aplica a los componentes asic, que también deben tener un pin de plomo a través del cual la salida puede alcanzar un Estado de alta ohm. Si el componente se puede restablecer cuando se enciende el voltaje de funcionamiento, también es muy útil que el probador inicie el reinicio. en este caso, se puede simplemente poner el componente en el Estado especificado antes de la prueba. Los cables de componentes no utilizados también deben ser accesibles, ya que los cortocircuitos no detectados en estos lugares también pueden causar fallas en los componentes. Además, las puertas no utilizadas suelen utilizarse más tarde para mejoras de diseño y pueden volver a cablearse en el circuito. Por lo tanto, también es importante probarlos desde el principio para garantizar que sus piezas sean confiables.

6. sobre la memoria flash y otros componentes programables

El tiempo de programación de la memoria flash puede ser a veces largo (para grandes memorias o memorias, hasta 1 minuto). Por lo tanto, no se permite la conducción inversa de otros componentes en este momento, de lo contrario puede dañar la memoria Flash. Para evitar esta situación, todos los componentes conectados a la línea de control del bus de dirección deben colocarse en un Estado de alta ohm. Del mismo modo, el bus de datos debe ser capaz de ser aislado para garantizar que la memoria flash esté desinstalada y disponible para una programación adicional. Hay algunos requisitos para los productos de empresas como componentes programables dentro del sistema (isp), alternas, Xilinx y lettuce, así como otros requisitos especiales. Además de los requisitos previos mecánicos y eléctricos que deben garantizar la testabilidad, también debe garantizarse la posibilidad de programar y verificar los datos. Para los componentes altera y xilinx, se utiliza el formato vectorial serie (svf de formato vectorial serie), que recientemente se ha convertido en el estándar de la industria. Muchos sistemas de prueba pueden programar estos componentes y datos de entrada del usuario en formato vectorial serie (svf) para probar el generador de señales. La programación de estos componentes a través de Boundary Scan kette JTAG también programa el formato de datos en serie. Al compilar los datos de programación, es importante considerar toda la cadena de componentes en el circuito, en lugar de restaurar los datos solo a los componentes a programar. Al programar, el generador automático de señales de prueba considerará toda la cadena de componentes e insertará otros componentes en el modelo de derivación. Por el contrario, lattice necesita datos en formato jedec y programación paralela a través de las entradas y salidas habituales. Después de la programación, los datos también se utilizan para comprobar las funciones de los componentes. Los datos proporcionados por el Departamento de desarrollo deben ser lo más fáciles posible de usar directamente por el sistema de prueba o a través de una simple conversión.

7. ¿ a qué se debe prestar atención en el escaneo de fronteras (jtag)

Los componentes basados en una red fina de componentes complejos proporcionan a los ingenieros de prueba puntos de prueba poco accesibles. En este punto, todavía es posible mejorar la testabilidad. La tecnología de escaneo de límites y autoinspección integrada se puede utilizar para acortar el tiempo de finalización de la prueba y mejorar los resultados de la prueba. Para los ingenieros de desarrollo e ingenieros de pruebas, las estrategias de prueba basadas en el escaneo de límites y la tecnología de autoinspección integrada definitivamente aumentarán los costos. Los ingenieros de desarrollo deben utilizar componentes de escaneo de límites (estándar IEEE - 1149.1) en el circuito e intentar hacer accesibles los cables de prueba específicos correspondientes (como TDI de entrada de datos de prueba, tdo de salida de datos de prueba, frecuencia de reloj de prueba - TCK y selección de modo de prueba - TMS y ggf.test reset). Los ingenieros de prueba desarrollan modelos de escaneo de límites (bsdl - lenguaje de descripción de escaneo de límites) para componentes. En este punto debe saber qué funciones e instrucciones de escaneo de fronteras soporta el componente. La prueba de escaneo de límites puede diagnosticar un cortocircuito y abrirlo al nivel del cable. Además, si el ingeniero de desarrollo ya lo ha especificado, se puede activar la prueba automática del componente a través de la orden de escaneo de límites "runbist". Especialmente cuando hay muchos asic y otros componentes complejos en el circuito, estos componentes no tienen modelos de prueba convencionales. Al utilizar el componente de escaneo de límites, se puede reducir considerablemente el costo de establecer un modelo de prueba. La reducción del tiempo y el costo es diferente para cada elemento. Para los circuitos con ic, si se necesita un descubrimiento del 100%, se necesitan unos 400.000 vectores de prueba. Al utilizar el escaneo de límites, el número de vectores de prueba se puede reducir a cientos con la misma tasa de detección de fallas. Por lo tanto, el método de escaneo de límites es particularmente beneficioso cuando no hay un modelo de prueba o cuando los nodos que entran en contacto con el circuito están restringidos. El uso del escaneo de fronteras depende del aumento de los costos de desarrollo y fabricación. El escaneo de límites debe sopesarse con el tiempo necesario para detectar la avería, el tiempo de prueba, el tiempo de comercialización, el costo del conector y ahorrarse lo más posible. En muchos casos, combinar los métodos tradicionales de prueba en línea con los métodos de escaneo de límites es la solución en el tablero de pcb.