Noticias de PCB - Guía de diseño de desacoplamiento de energía de PCB

Al diseñar el sistema de distribución de pcb, el ingeniero primero divide todo el diseño en cuatro partes: fuente de alimentación (batería, convertidor o rectificador), pcb, condensadores de desacoplamiento de placas de circuito y condensadores de desacoplamiento de chips. Este artículo se centrará principalmente en PCB y condensadores de desacoplamiento de chips. Los condensadores de desacoplamiento de placas de circuito suelen ser muy grandes, unos 10 MF o más, y se utilizan principalmente en ocasiones específicas.

El diseño del condensadores de desacoplamiento incluye dos pasos. Primero, se calcula el valor del capacitor en función de la cantidad eléctrica, y luego se coloca el capacitor en el pcb. ¿Para ser precisos, ¿ es adecuada la distancia entre el capacitor y el chip digital? Pero la gente a menudo ignora que los PCB en sí son parte del diseño de desacoplamiento. Este artículo discutirá dónde la placa de circuito es adecuada para el diseño de desacoplamiento.

Requisitos de desacoplamiento

Básicamente, la fuente de alimentación proporciona energía al chip digital a través de cables. Esta fuente de alimentación puede estar "lejos" del chip. El cable de alimentación es un cable de 16 AWG de 5 pulgadas de largo y un cable de 20 milímetros de 4 pulgadas de largo. Estos cables tienen resistencias, condensadores e inductores, todos los cuales afectan la transmisión de energía. los inductores son proporcionales a la longitud de los cables y son la causa de la mayoría de los problemas de calidad.

El enrutamiento debe considerarse cuidadosamente, ya que determina el circuito por el que fluye la inducción total y la corriente. El circuito puede y puede irradiar interferencia electromagnética (emi).

Colocar una pequeña fuente de alimentación al lado del chip (por ejemplo, un capacitor) puede minimizar la longitud del rastro desde el capacitor hasta el pin VCC del chip, reduciendo así el área del bucle. Esto puede minimizar la caída de tensión causada por la inducción del cable. A medida que disminuyen las carreteras de circunvalación, el EMI también disminuye.

Conectar el chip digital U1 directamente a la fuente de alimentación significa que puede requerir varias pulgadas de cableado. Los condensadores C1 con inductores parasitarios l2 y R2 se pueden insertar en circuitos más cercanos al chip, a menos de 1 pulgada de distancia (figura 1). L3 es una inducción de alambre entre C1 y u1. L1 y R1 son parámetros parasitarios del cable de la fuente de alimentación al capacitor.

De esta manera, se puede reducir la longitud del rastro al nivel del oído denso y se puede reducir la resistencia del cable hasta el punto de que se pueda aplicar. El C2 es muy importante aquí, determina cuánta corriente debe proporcionar la fuente de alimentación. C2 representa la carga interna de U1 y la carga externa que U1 debe conducir. Cuando el S1 está apagado, estas cargas están conectadas a la fuente de alimentación y requieren corriente eléctrica de inmediato.

La inducción es la principal fuente de resistencia entre el interruptor de alimentación y el interruptor. Por ejemplo, para los rastros de 10 milímetros de ancho, la resistencia, el capacitor y la inducción son de aproximadamente 0,02 islas por pulgada, 2 PF por pulgada y 20nh por pulgada, respectivamente. Estos son datos típicos de los rastros (líneas de MICROSTRIP y bandas) y los cables utilizados en las placas de pcb. Cuando la frecuencia es aproximadamente superior a 100 khz, la isla J de la reactancia inductiva l es la resistencia principal.

Por lo tanto, el aumento de C1 tiene dos efectos. Una es que durante el cambio, reducirá la inducción de guía entre la fuente de alimentación y el chip. Esto protegerá V1 (es decir, VCC a u1) sin bajar por debajo del voltaje necesario para el funcionamiento adecuado del circuito. Además, puede reducir el área de bucle del flujo de corriente de alta frecuencia y el EMI correspondiente.

¿Por lo tanto, el capacitor mantiene v1, pero ¿ qué tan alto se necesita para mantener v1? Este problema se centra principalmente en el margen de ruido del dispositivo, como el margen mínimo de ruido de tensión vnmmin, que puede existir y todavía permite el funcionamiento correcto del circuito. (esto es un poco difícil de calcular, ya que el valor real depende del margen de ruido del semiconductor, que es aproximadamente proporcional al voltaje de la fuente de alimentación.) según la figura 1, el funcionamiento correcto significa que es necesario cumplir las siguientes condiciones:

¿Vnmminà vps? Vzmax (1)

En la imagen, vzmax cae completamente sobre l3.

El I actual también debe considerarse. En pocas palabras, se trata de la corriente necesaria para la entrada digital y los ingenieros de diseño deben garantizar su suministro. Debido a que esta es la corriente máxima requerida imax, la resistencia máxima entre la fuente de alimentación y el interruptor zmax no será mayor que:

| zmax (vzmax / imax) (2)

El cableado de la fuente de alimentación al chip es un cable 16 - AWG de 5 pulgadas de largo y un rastro de 4 pulgadas de largo y 20 milímetros de ancho, que proporcionará una inducción de 100nh. Bajo ciertas frecuencias f, la reactancia inductiva será mayor que la zmax tolerable. Esta frecuencia se obtendrá cambiando la ecuación de Resistencia del inductor:

Fmax = | zmax | / 2 Íl (3)

Por encima de esta frecuencia, C1 no puede proporcionar el voltaje suficiente para satisfacer la tolerancia al ruido requerida por el dispositivo y no puede transmitir información con éxito.

Los condensadores de desacoplamiento proporcionan corriente de "alta frecuencia" para los chips en el tablero de pcb, mientras que la fuente de alimentación proporciona corriente de "baja frecuencia". Para determinar el tamaño del capacitor, primero se recoge la información necesaria para calcular fmax. A la frecuencia de fmax, la corriente de "baja frecuencia" proporcionada por la fuente de alimentación comienza a disminuir. Al mismo tiempo, la corriente necesaria para la carga u1, el voltaje para operar con éxito estos dispositivos y el tiempo de conversión también son necesarios.

Para obtener estos valores, es necesario considerar el componente parasitario del capacitor. En el corto tiempo después de la conversión, la fuente de alimentación principal de U1 es el condensadores de desacoplamiento y sus componentes parasitarios, la resistencia de serie equivalente (esr) y la inducción de serie equivalente (esl). El ESL consta de dos partes: inductor de alambre e inductor de capacitor. El primero es lo que los ingenieros de diseño intentan minimizar, y el segundo debe ser tolerado.

Para determinar el tamaño del condensadores de desacoplamiento, primero se determina la carga capacitiva que deben ser impulsados por los números n y u1. La entrada capacitiva de este número y del siguiente chip y la variación del voltaje con el tiempo determinan la corriente máxima necesaria. La corriente se puede determinar a través de la fórmula familiar i = C * (dv / dt), aquí:

Este es el peor cambio de voltaje durante la conversión de 0v a vps. Tenga en cuenta que al diseñar la Sección de voltaje híbrido, use el voltaje correcto, como 3.3v / 5v.

Es el tiempo de subida de la transformación del pulso U1 del dispositivo lógico. Hay muchas maneras de calcular el tiempo de subida, por lo que use el tiempo de subida en el peor de los casos o el tiempo de subida más rápido. Ahora la corriente que baja de la carga debe provenir del capacitor de desacoplamiento, por lo que se utiliza la siguiente fórmula para calcular el valor del capacitor:

C = I / (dv / dt) (5)

Aunque ahora hemos determinado el valor del condensadores de desacoplamiento, el diseño aún no se ha completado.

Diseño del condensadores

A continuación, el ingeniero de diseño debe determinar la ubicación del condensadores en el pcb. Necesita colocarse en una posición donde se puedan minimizar los condensadores e inductores que permiten rastrear entre chips. Los inductores también deben minimizarse sin la longitud del rastro. Al colocar condensadores en el pcb, minimizar la inducción en lugar de minimizar la longitud del rastro permitirá más libertad de diseño. En primer lugar, los ingenieros de diseño deben determinar la longitud máxima de rastreo disponible para mantener la máxima libertad de diseño.

El proceso es el siguiente: el ingeniero de diseño necesita un capacitor que funcione desde fmax (ecuación 3) hasta una frecuencia máxima. La determinación de esta frecuencia superior requiere comprender la salida ideal de la forma de onda digital y la necesidad de mantener la forma hasta cierto punto. Esto es solo una pequeña parte del diseño de integridad de la señal.

El circuito digital ideal transmite el pulso rectangular al siguiente circuito. De hecho, el pulso rectangular no se puede lograr, pero el pulso trapezoidal se puede lograr. Examinando la secuencia de Ft del pulso trapezoidal, se encontró que el pulso trapezoidal estaba compuesto por la frecuencia base y todos los armónicos. Por supuesto, sumando todo, se puede lograr el pulso trapezoidal original.

¿Pero, ¿ qué pasa si todos los armónicos no se suman? ¿¿ qué pasa si solo se agregan los primeros 5 o 10 armónicos? ¿¿ hay suficientes armónicos para generar pulsos trapezoidales, de modo que el circuito de entrada no pueda detectar fácilmente los cambios? Los hechos han demostrado que, en la mayoría de los casos, la simple adición de los primeros 10 armónicos puede engañar a la mayoría de los circuitos con la forma de onda restaurada, lo que significa que la mayoría de los circuitos No notarán cambios. Esto determina la frecuencia máxima a procesar al diseñar el condensadores de desacoplamiento. Otro método recomendado es utilizar f = 1 / TR para determinar la frecuencia máxima, en la que tr es el tiempo de subida del pulso. A esta frecuencia, la energía armónica es muy pequeña y se atenua a una velocidad de 40 DB / 10 decade.

Ahora se pueden determinar los cambios tolerables en el voltaje de la fuente de alimentación en el peor de los casos y comenzar el diseño. Para cmos, este número es ruido precargado voh - VIH (compruebe estos valores desde la tabla de datos). Los peores cambios son:

V = VCC (nominal) - (voh + 10% * VCC (6)

El 10% es el coeficiente de disminución de la fuente de alimentación.

Utilizando la ecuación 6 y la corriente y el voltaje de la bobina de inducción, se determina la inducción máxima permitida l:

L = V / (di / dt) (7)

Entre ellos, l es la inducción total en serie introducida por condensadores, trazas, cables de conexión de chips y cables, etc. el di es el cambio máximo de corriente y el DT es el tiempo de subida de la corriente.

Longitud de seguimiento

Para dos o más condensadores, su conexión paralela con el pin de entrada de energía del chip tiene una longitud de rastro diferente. La longitud efectiva de la pista determina hasta dónde se puede colocar el capacitor. La longitud del rastro está directamente relacionada con la inducción del rastro. Por lo tanto, la longitud efectiva del rastro se puede obtener a través de la fórmula de la inducción paralela, y la longitud efectiva del rastro IE es:

IE = (i1 * i2) / (i1 + i2) (8)

Entre ellos, I1 e I2 son las longitudes de rastreo de los condensadores paralelos. La distancia máxima entre cada capacitor paralelo y el pin VCC es IE.

Una vez seleccionados y colocados los condensadores en los pcb, es necesario comprobar dónde aparecerán los condensadores y los inductores parasitarios. La frecuencia de resonancia se puede obtener a través de la siguiente fórmula:

F = 1 / 2 Í = Í; à - LC (9)

Entre ellos, L = Ie SL + ltrace.

Por encima de esta frecuencia, los condensadores se convierten rápidamente en inductores. Si la frecuencia de resonancia ocurre en una frecuencia muy inferior a 10 * fpulse, revise el diseño para tomar medidas de compromiso.

Uso de varios condensadores de desacoplamiento

Si se utilizan n condensadores con el mismo valor de condensadores, el ESL total y el ESR se reducirán a 1 / N (figura 2). Este es un caso especial cuando los rastros de los condensadores conectados entre la fuente de alimentación y el suelo son iguales. También se asume que el acoplamiento mutuo entre los inductores es muy pequeño. La curva de resistencia de los n condensadores con el mismo valor de capacitor está cerca de la curva de un solo capacitor.

Si se utilizan n condensadores con diferentes valores de condensadores, el ESR y el ESL se reducirán, pero se introducirán picos de resonancia en la curva de resistencia, con graves consecuencias de diseño (figura 3). Aquí se asume una vez más que la longitud del rastro es la misma.

Uso de PCB

No olvides los pcb. Ignorar los muchos beneficios que ofrece casi de forma gratuita aumentará los costos de diseño y aumentará los componentes adicionales. Estos componentes adicionales ocuparán espacio adicional, reducirán la fiabilidad general y pueden aumentar el emi.

La ecuación 10 da una fórmula de resistencia para un conjunto de planos de Potencia paralelos. Esta es solo la fórmula de Resistencia del circuito LRC en serie. Esta fórmula es útil siempre y cuando el PCB no comience a funcionar como la línea de transmisión. En otras palabras, si l < Isla > / 20, entonces es útil. Entre ellos, l es el tamaño máximo (diagonal) del pcb, mientras que la isla es la longitud de onda relacionada con la frecuencia más alta.

Hasta ahora, la resistencia del PCB era casi capacitiva y podía proporcionar toda la corriente necesaria por encima de la frecuencia de corte del capacitor de acoplamiento. Debido a que el ESR es muy pequeño y la inducción parasitaria es muy pequeña, el PCB mostrará una resistencia muy baja en un rango de frecuencia relativamente amplio.

Si el PCB tiene dos planos de alimentación y tierra adyacentes, entonces tiene una buena capacidad interna en el diseño. La fórmula de cálculo de los condensadores planos paralelos se puede utilizar para determinar los condensadores de los pcb:

C (pf) = isla (a / d) = 0225 (isla R / d) a (11)

Cuando se mide en pulgadas, la última parte de la fórmula anterior es válida. Entre ellos, islandu = islandu 0 * islandur, islandu es la constante dieléctrica del aire, que es de 8,85 PF / m, y ER es la constante dieléctrica relativa del medio entre las placas de condensadores. Para el material fr4, Er es igual a 4,5. A es el área entre las placas del condensadores y D es la distancia entre las placas.

De hecho, no hay límite superior de frecuencia en la capacidad del PCB para introducir corriente eléctrica en el pin vcc. El diseño de PCB es un tema complejo, con muchos medios disponibles para aumentar la frecuencia del límite superior. Para los materiales fr4, el rango de frecuencia del límite superior es muy alto, más de 2 ghz, lo que hace que la mayoría de los circuitos de PCB automotrices parezcan que la frecuencia del límite superior es infinita. De hecho, la frecuencia superior está determinada por el tamaño máximo l del PCB y la longitud mínima de onda isla.

Desafortunadamente, en el diseño automático, la capacidad total del PCB es muy pequeña. Cuando fr4 se utiliza como dieléctrico, la distancia entre las placas es de 20 milímetros y hay una fuente de alimentación fija y un capacitor de plano de tierra, que generalmente es de aproximadamente 53 PF por pulgada cuadrada. Cuatro capas de PCB fr4 tendrán un cierto rango de espesor dieléctrico. Este cambio puede provenir de cambios en el proceso, el grosor requerido para toda la placa, la elasticidad o dureza requerida, el grosor del cobre (que afecta al espesor dieléctrico) y los requisitos de voltaje de ruptura. Sin requisitos especiales, el espesor dieléctrico del PCB oscila entre 0,5 y 0,8 mm.

La calidad de los condensadores de PCB suele ser muy buena porque los inductores son muy pequeños. Como se mencionó anteriormente, la inducción es la principal causa de la degradación de los condensadores con la frecuencia.

El pequeño tamaño de los condensadores es un factor notable. El valor de la capacidad de proporcionar corriente eléctrica de manera efectiva en el PCB suele superar los 500 PF por pulgada cuadrada. Este valor no se puede obtener en la placa fr4, por lo que se necesitan diseños y materiales especiales de pcb.

Ventajas de EMC

Además de obtener la integridad de la señal de un sistema de distribución bien diseñado, el PCB también traerá un EMI más bajo. Como se mencionó anteriormente, esto se debe principalmente a la reducción de la superficie de la carretera de circunvalación. Esto se refleja en dos aspectos. En primer lugar, la Ley de Faraday señala que el área de bucle a traerá tensión al circuito a través de la corriente que fluye a través de otros circuitos.

Vinduced (v) = ((¿ AN / 2 Íd) * (di / dt) * cos ( °) (12)

Del mismo modo, en los circuitos digitales, la expresión simplificada del campo electromagnético causado por el circuito actual indica que el circuito más pequeño tiene una radiación más baja:

E (v / m) = 263 * 10 - 16 * [f2a (i / r)] (13)

Rentabilidad

Un sistema de distribución bien diseñado puede ahorrar costos. La ecuación 14 da una relación simple entre la reducción de dispositivos y la reducción de costos.

Hasta ahora, las discusiones giraban en torno al suministro de corriente eléctrica al chip. Pero los diseñadores pueden querer limitar el flujo de corriente al chip. Recuerde, siempre y cuando la corriente del chip esté por debajo de la frecuencia límite superior (10 * fmax) o 1 / tr. El diseñador no puede entrar en contacto con ninguna corriente eléctrica a estas frecuencias. Pero más allá de una cierta frecuencia alta, el chip también puede funcionar bien sin corriente eléctrica. Además, debido a que estas corrientes pueden producir emi, se pueden suprimir, lo que reduce el emi.

Lo anterior es una introducción a la Guía de diseño de desacoplamiento de energía de pcb. El IPCB también está disponible para los fabricantes de PCB y la tecnología de fabricación de pcb.