Noticias de PCB - Resumen de la experiencia de diseño y cableado de PCB DDR2

Llevo más de dos años haciendo la placa base. Hice el diseño de la memoria longxin 2F y las partículas de memoria a bordo, así como el desarrollo de la memoria Atom n450 y las partículas de memoria a bordo. Quiero escribir algo para resumir y descubrir que ya hay muchos artículos de este tipo en internet, y ahora he escrito un poco más como complemento de referencia. El siguiente contenido se utiliza principalmente para el diseño de la memoria ddr2667.

Agrupación de señales: en el cableado ddr2, las señales se suelen diseñar en varios grupos, y las señales divididas en el mismo grupo tienen características de señal relevantes o similares. Grupo de reloj: señal de reloj diferencial, cada par de señales tiene la misma frecuencia y fase. Ckp0 y ckn0 son una pareja. Grupo de datos: para la memoria DDR2 de 64 bits de la placa base, los datos de cada 8 bits (es decir, un byte) se pueden dividir en ocho grupos. Los datos DQ [0: 7], la máscara de datos dqm0, las señales diferenciales de acceso a datos dqsp0 y dqsn0 son un grupo, y así sucesivamente. las señales del mismo grupo de datos deben ser enrutadas en la misma capa de señal y las capas deben cambiarse juntas. Para facilitar el cableado en la misma capa de señal, se pueden intercambiar bits de datos. Por ejemplo, cuando se encamina la señal dq2, se descubre que si se encamina de acuerdo con el esquema, se entrelazará con dq4, lo que tendrá que cambiar la capa. Podemos hacer que la señal llegue al mismo nivel intercambiando bits de datos. El contenido almacenado en el bit también es el contenido leído. El intercambio no se verá afectado, pero las condiciones de intercambio deben estar entre los 8 dígitos del mismo grupo. Grupo de dirección / comando: ma [0: 14], ba0, ba1, ba2, ras, cas, Grupo de control we: reloj habilitado cke, chip Select CS y resistencia terminal habilitado ODT son un grupo. Para los módulos de memoria, dimm0 utiliza cke0, cke1, cs0, cs1, odt0 y odt1. Al diseñar la memoria a bordo, se pueden utilizar cke0, cs0, odt0 para controlar cuatro chips de memoria de 16 bits. Apilamiento de pcb: para placas de seis capas, generalmente se apilan en la parte superior, gnd, singnal2, singnal3, Power e inferior. Por lo general, es mejor usar gnd como plano de referencia de la señal. La resistencia del rastro está determinada por el ancho del rastro, el grosor de la lámina de cobre del rastro, la distancia del rastro al plano de referencia, el grosor de la lámina de cobre del plano de referencia y el material dieléctrico de la placa. El diseño de PCB debe cumplir con los requisitos de diseño de Resistencia del fabricante de CPU para establecer la pila. Suelo El software general de diseño de PCB también puede calcular la resistencia. Después de encontrar el material del fabricante de PCB y conocer el grosor dieléctrico de la hoja, puede diseñar su propia pila y ancho de línea. La señal de dirección / comando y la señal de control pueden utilizar el voltaje de funcionamiento de la memoria de 1,8v como plano de referencia. Control de longitud: para señales de alta frecuencia como ddr2, la longitud de seguimiento debe calcularse en el núcleo de la cpu, lo que introduce un concepto llamado longitud de encapsulamiento. Las pastillas de silicio se graban en el núcleo de la CPU a través de métodos físicos y químicos, y luego el núcleo de la CPU se encapsula en un pequeño sustrato de pcb, convirtiéndose en nuestra CPU común. La longitud del rastro desde el pin en ese pequeño PCB hasta el núcleo de la CPU se llama longitud de encapsulamiento. La longitud del reloj a la misma columna de memoria debe controlarse dentro de más o menos 5 milímetros. La longitud de todos los rastros en el mismo grupo de datos se controlará en un rango de 20 milímetros positivos y negativos de la señal de acceso a datos dqs. La longitud entre los diferentes grupos de datos puede ser diferente, pero debe controlarse dentro de los 500 milímetros positivos y negativos de la señal del reloj. El control de la longitud de la señal dirección / Grupo de órdenes no es particularmente estricto. El Intel Atom n450 necesita controlar la señal del reloj entre - 500 y + 1000 mils. Es decir, la diferencia entre la señal más larga y la más corta puede ser de 1500 mils, pero es mejor minimizar la diferencia de longitud de la señal al cableado. No hay problema cuando la longitud de la señal de estos grupos es exactamente la misma cuando se encadenan, pero esto ocupa mucho espacio de PCB y lleva mucho tiempo. Si la longitud de la señal dirección / comando supera los miles de milímetros de la señal del reloj, es necesario ajustarla en el Firmware bios. Controlado dentro de los requisitos de la cpu. Cuando se necesita memoria a bordo, solo se necesita configurar la memoria spd. Los requisitos de control de la longitud de la señal del Grupo de control son similares a los requisitos de la señal de dirección / Grupo de órdenes. En el momento del diseño, se debe hacer de acuerdo con los requisitos del fabricante de la cpu. El Intel Atom n450 necesita controlar la señal del reloj entre 0mil y 1000 mil metros. Distancia entre trazas: en general, el cableado debe llevarse a cabo de acuerdo con el principio de 3w, es decir, la distancia entre líneas en el mismo plano es tres veces el ancho de la línea. Pero esto no es necesario, los requisitos de Intel son relativamente pequeños. Por lo general, el intervalo entre las huellas tortuosas puede ser de 16 a 20 milímetros, y para la señal del reloj se puede aumentar a 30 milímetros. La distancia entre los diferentes grupos de señales debe ampliarse adecuadamente, puede ser superior a 20 milímetros, y la distancia entre las señales de dirección / Grupo de comando y Grupo de control puede ser inferior a 8 milímetros. La distancia entre las áreas de salida del ventilador bga puede ser muy pequeña, y el cable debe ser cableado de acuerdo con los requisitos de diseño de la CPU después del cableado. Otros: una línea de 20 mil está disponible para el rastreo vref, y cada dispositivo debe agregar un capacitor de 0,1 uf. El rastro vtt debe estar por encima de 135 ml, cada cuatro resistencias deben estar conectadas a condensadores de 0,1 UF y ambos extremos deben estar conectados a condensadores de 10 uf.

Lo anterior es la introducción del cableado DDR2 en el diseño de pcb. El IPCB también está disponible para fabricantes de PCB y tecnología de fabricación de pcb.