Diseño electrónico - Diseño del bus de energía de procesamiento de PCB y respuesta de PCB a problemas

1. problemas de diseño del bus de energía de procesamiento de PCB

Hay un capacitor adecuado cerca del pin de alimentación del ic, y el voltaje de salida del IC puede saltar rápidamente. Sin embargo, el problema no se detendrá ahí. Debido a que el capacitor es una característica de respuesta de frecuencia limitada, el capacitor no puede generar la Potencia armónica necesaria para conducir la salida del IC de banda completa de manera limpia. Además, el voltaje instantáneo generado en el bus de alimentación forma una caída de tensión en la ruta de desacoplamiento, que es la razón principal de la interferencia EMI de modo común. ¿¿ cómo deben resolverse estos problemas?

En comparación con las placas de circuito en el ic, la capa de potencia del IC periférico se considera un excelente capacitor de alta frecuencia para restaurar parte de la energía filtrada del capacitor discreto a la energía de alta frecuencia proporcionada por la salida limpia. Además, debido a la pequeña inducción de la excelente capa de potencia y la pequeña inducción de la señal instantánea sintetizada, el EMI de modo común se reduce.

Por supuesto, el cableado de la capa de alimentación al pin de alimentación IC es un rápido aumento de la señal digital, ya que es mejor conectarse directamente al diseño del pin de alimentación IC de la almohadilla, que debe describirse por separado y lo más corto posible.

Para controlar el EMI de modo común, es una capa de potencia de desacoplamiento que debe tener una inducción lo suficientemente baja como para ser utilizada y debe diseñarse adecuadamente como una capa de potencia y emparejarse. ¿Alguien puede preguntarse, ¿ qué tan bueno es? La respuesta a esta pregunta depende de la estratificación de la fuente de alimentación, el material entre las capas y la frecuencia de trabajo (función del tiempo de subida del ic). Por lo general, el espaciamiento de las capas de potencia es de 6 milímetros, el entrepiso es de material fr4 y el capacitor equivalente por pulgada cuadrada es de aproximadamente 75 PF. obviamente, cuanto menor sea el espaciamiento de las capas, mayor será el capacitor.

El tiempo de subida de 300ps 100 del dispositivo no es mucho. Según la velocidad actual de desarrollo del ic, el tiempo de aumento en el rango de 100 a 300ps representa una gran proporción. Para la mayoría de las aplicaciones, los circuitos con un tiempo de subida de 100 a 300ps no aplican un intervalo de 3 milímetros. En este momento, el material dieléctrico fr4 se reemplaza por un espaciamiento entre capas inferior a 1 milímetro y es necesario utilizar materiales de alta permitividad. Ahora, la cerámica y los plásticos cerámicos pueden cumplir con los requisitos de diseño de los circuitos de tiempo de subida de 100ps y 300ps.

Nuevos materiales y métodos, pero que podrían usarse en el futuro, a partir del intervalo habitual de un día, el material dieléctrico fr4 6mil3 circuito de tiempo de subida a 3ns, generalmente de alta gama para procesar armónicos y hacer que la señal instantánea sea lo suficientemente baja como para que el EMI de modo común pueda bajar muy bajo. En este artículo, el diseño de apilamiento de PCB establece una distancia entre las capas de 3 a 6 milímetros.

2. problemas con las tablas de reproducción de PCB

Hay varios problemas potenciales en el diseño de placas de 4 pisos. En primer lugar, el espesor de las láminas tradicionales de 62 mil puede estar dentro del rango desde la capa de señal hasta la capa exterior. En el interior, la capa de alimentación y la formación de puesta a tierra ubicada entre la capa de alimentación y la formación de puesta a tierra siguen siendo demasiado grandes.

Si primero considera los requisitos de costo, considere las siguientes dos opciones tradicionales de 4 capas. Estas dos soluciones pueden mejorar el rendimiento de inhibición del emi, pero solo se aplican a aplicaciones con una densidad de componentes a bordo lo suficientemente baja y un área suficiente alrededor del componente (donde se encuentra el paquete de energía requerido).

Si las dos capas de alimentación de la misma fuente de tensión requieren una gran corriente de salida, la placa de circuito debe tejirse en dos grupos de capas de alimentación y capas de tierra. En este caso, se proporciona una capa de aislamiento entre cada par de capas de energía y la formación de tierra. Esto nos proporciona los mismos dos pares de autobuses de fuente de alimentación de resistencia que nosotros. Si la pila de capas de potencia provoca resistencias desiguales, desviadores desiguales, voltaje instantáneo mucho mayor y un fuerte aumento del emi.

Recuerde que cada par de fuentes de alimentación y planos de tierra se crearán para diferentes fuentes de alimentación, ya que si el tablero tiene múltiples tensiones de alimentación diferentes, se necesitan varios planos de alimentación. En cualquier caso, al determinar la ubicación de la fuente de alimentación y el plano de tierra de la placa de circuito, se deben tener en cuenta los requisitos del fabricante para la estructura de equilibrio.

La mayoría de los ingenieros están diseñando placas de circuito de 62 milímetros de espesor. No hay agujeros ciegos ni agujeros incrustados en las placas de circuito impreso tradicionales, por lo que la discusión sobre la jerarquía y apilamiento de las placas de circuito se limita a esto. Si el espesor de la placa de circuito es demasiado grande, el esquema de estratificación propuesto puede no ser ideal. Además, los pasos de procesamiento de las placas de circuito con agujeros ciegos y enterrados son diferentes y no se puede utilizar el método de laminación de este artículo.

El grosor, los agujeros y el número de capas en el diseño de la placa de circuito no son la clave para resolver el problema. Garantizar el desvío y desacoplamiento del bus de energía, minimizar el voltaje instantáneo de la capa de energía y la formación de tierra, y bloquear el mundo es la clave para la apilamiento de alta calidad. Idealmente, hay una capa de aislamiento entre la capa de la línea de señal y su formación de retorno, y la distancia entre las capas de emparejamiento (o una o más) debe ser lo más pequeña posible. Sobre la base de estos conceptos y principios básicos, siempre podemos diseñar placas de circuito que cumplan con los requisitos de diseño. Debido a que el tiempo de subida del IC ya es muy corto, para resolver el problema del blindaje emi, la tecnología descrita en este artículo es necesaria.