Технология PCB - метод моделирования уровня плит при проектировании PCB

As the complexity and density of circuit boards continue to increase, задача проверки и отладки с использованием осциллографа и логического анализатора, И всё. Emerging EDA simulators and waveform browsers use thousands of time domains to monitor signals, и можно значительно увеличить диапазон отладки. This article will introduce in detail the powerful functions of board-level simulation technology and its role in shortening the circuit board design and production cycle.

независимо от того, насколько продвинуты разрабатываемые инструменты, на протяжении всего процесса развития неизбежно будут возникать большие и малые недостатки, которые могут скрыться на всех этапах проектирования, внедрения и CAD. не страшно иметь недостатки. важно как можно скорее выявить и устранить эти недостатки, с тем чтобы можно было эффективно сэкономить средства и время. имитатор уровня платы помогает Конструкторам PCB быстрее проводить отладки до и после изготовления платы.

метод моделирования каскада

The main steps of board level simulation are as follows:

Разработка плана испытаний

первый шаг моделирования - разработка полного плана испытаний, which should fully reflect the specific requirements of the product in terms of board-level simulation. план испытаний может быть выполнен в два этапа, stage 1 is a single interface test; stage 2 is the overall function test of the circuit board.

на этапе 1 необходимо четко определить тип и сферу охвата интерфейса и полностью изолировать его, например, разделение процессора и интерфейса памяти. Затем сделайте тест - пример, чтобы проверить свойства подключения и временной последовательности интерфейса.

Этап 2 предусматривает разделение платы на несколько функциональных блоков (один функциональный блок может быть оснащен одним или несколькими интерфейсами). на первом этапе после подтверждения того, что каждый интерфейс работает нормально, цель может быть заблокирована на функцией отдельного модуля, т.е. при этом вы можете обрабатывать конкретные данные по комплексному графику и функциональным блокам, используя соответствующие возможности тестового модуля вектора.

B, создание искусственной среды

Before simulation, Необходимо создать полную имитационную среду для поддержки, обработка и обратная связь различных входных сигналов, измерительный выходной сигнал.

имитационная среда должна включать следующее: Проверка и контроль; Таблица сети; модели; структура каталога;

1. шашки и мониторы

После завершения тестового плана ошибка или дефект автоматически регистрируются. когда входной сигнал накапливается на платы, люди хотят получить желаемый результат, но имитация может быть хорошей или плохой. На данный момент анализ результатов требует много времени. если вы пишите следующий сценарий для сравнения, то можно избежать такой трудоемкой аналитической работы. Кроме того, тот же эффект может быть достигнут при использовании знака отказа в процессе моделирования.

при моделировании проблемы времени и целостности данных, we call the task used to indicate defects a monitor, сценарий, используемый для моделирования функциональных характеристик и сравнения конечных результатов, называется просмотром. This method may take a little time at the beginning, но на стадии фактического испытания это значительно снижает время поиска формы и анализа результатов.

список сетей

Commonly used schematic input tools all have the function of generating Verilog/список сетей VHDL. These netlists contain all the components and the network connections between the components. Кроме того, the components and port names in the netlist are represented by symbols.

модели

для моделирования требуется модель HDL для каждого компонента. The Verilog/стандартная модель VHDL для чипов может быть получена от Synopsys или других поставщиков. The functions of these models are completely similar to the actual components, и можно гибко менять время, чтобы соответствовать последним требованиям сборки. As mentioned above, Имя компонента и порта в списке сетевых ресурсов совпадает с именем, указанным на диаграмме ввода, но фактическое имя компонента и порта, используемое в модели, может отличаться от используемого в списке сетей. для правильного подключения к модели порта в списке сетей, a package file needs to be created. файл содержит только отображение порта между списком сетей и реальной моделью, Он разработан специально для модулей с различными названиями портов в списке моделей и сетей. Built. например, the symbol name of a component pin is OE_, Но порт модели называется oe u n. сейчас, such a package file is needed to establish the connection relationship between the symbol pin in the netlist and the model port.

структура каталога

Usually PCB designers need to establish the correct directory structure to track the input/output signals of the simulation process. эти каталоги могут использоваться для разделения различных типов экологических файлов. These file types include: cs, модель местного развития, monitors/инспектор, scripts, щитовой сетка, log files, дамп - файл, and so on. Хорошая структура каталога может облегчить управление и отслеживание всей окружающей среды/code files.

использовать рамку/deframer as the simulated functional block object (assuming that the PCI bus controller, системный контроллер и арбитраж могут работать нормально, the test to be done is only for the framer/deframer of the system ), input the excitation signal from the PCI side, проверка результатов вывода на T1/E1 digital line side, А потом наоборот.

Ниже приводится несколько типичных тестов: 1. рамки, содержащие различные элементы данных; задержка кадров; параметры настройки различных суперкадров или расширенных суперкадров; рамка, в которой произошла ошибка CRC.

You can simulate other function blocks in the same way and check the simulation results. На этом этапе тестирования могут возникнуть следующие дефекты:. Two different interfaces in different function blocks have the same network name, это обычно приводит к короткому замыканию. 2. задача интеграции систем, such as signal routing jumped from one interface to another. 3. The data format of an interface cannot be supported by other interfaces. моделирование канала данных, также известного как плата.

навыки моделирования

The following are some tips for board-level simulation: 1. модуль PCB для программируемого PCB, try to make use of back-labeling files. Эти документы содержат информацию о времени прогнозирования входных и выходных сигналов; 2. проверить описание всех источников сети в списке, and fill in immediately if there are any omissions; 3. Окончательный список сетей не прилипнет к доске. Вышеуказанные компоненты требуют внимания.

Although functional simulation has some of the above outstanding advantages, Она также имеет определенные ограничения, making the simulation results unable to be completely analogous to the actual плата PCB. это ограничение выражается в следующем:. The lack of different power network identifications, Потому что в HDL, although The power supply network can be declared but the specific value cannot be indicated, Пример 5 V или 3.3V. текущая версия HDL ещё не поддерживает эту функцию. 2. HDL cannot simulate an analog interface. 3. This kind of simulation cannot find problems related to drive capability. 4. Performing a memory test requires a huge dump file and a long execution time.