Новости PCB - опыт работы с подключением DDR2 к проектированию PCB

Я уже более двух лет занимаюсь этим.. Я завершил проектирование частиц памяти и пластин памяти дракона 2F, and have done the design of Atom N450 memory and on-board memory particles. Я хотел бы написать резюме., and I found that there are already many such articles on the Internet, Теперь я напишу еще одно замечание в качестве дополнения. The following content is mainly for the design of DDR2 667 memory.

Signal grouping:
In DDR2 wiring, it is customary to divide the signals into several groups for design, группировать сигналы с одинаковыми или схожими характеристиками.
разностный тактовый сигнал, each pair of signals are of the same frequency and phase. Ckp0 и ckn0 - пара.
Data group: For the motherboard 64-bit DDR2 memory, every 8 bits (that is, a byte) of data can be divided into eight groups. Data dq[0:7], data mask dqm0, Dqsp0 и dqsn0 для группы, and so on. сигнал одной и той же группы данных должен быть маршрутизирован на одном и том же сигнальном слое, and the layers should also be changed together. для облегчения проводки на одном сигнальном слое, обмен местами данных. For example, когда сигнал dq2 маршрутизирован, it is found that if it is routed according to the schematic diagram, скрестится с dq4, so that the layer has to be changed. Мы можем ввести сигнал на один уровень через обмен местами данных. содержимое памяти в битах также прочитано. The swap will not be affected, но условия обмена должны быть между 8 битами в одной и той же группе.
адрес/command group: MA[0:14], BA0, BA1, BA2, RAS, академия наук Китая, WE
Control group: Clock enable CKE, выбор кристалла CS, and terminal resistance strobe ODT are a group. модуль памяти, Использовать & CKE0, CKE1, CS0, CS1, ODT0, ODT1. When designing on-board memory, Вы можете использовать KE0, CS0, Управление ODT0 4 16 - битными кристаллами памяти.
PCB stack:
For a six-layer board, the general stacks are top, GND, singnal2, Singnal3, POWER, & снизу. В общем, it is better to use GND as the reference plane for the signal. сопротивление линии следа определяется шириной линии, the thickness of the copper foil of the trace, расстояние от траектории до опорной плоскости, the thickness of the copper foil of the reference plane and the board dielectric material. PCB дизайн должен соответствовать требованиям проектирования сопротивлений, установленным производителем процессора. Floor. универсальное программное обеспечение PCB. после того как найти изготовителя PCB и узнать толщину диэлектрика, you can design the stack and line width by yourself. адрес/command signal and the control signal can use the 1.базис рабочего напряжения памяти 8В.
Length control:
For high-frequency signals such as DDR2, Длина дорожки должна быть вычислена в центре процессора, Оно вводит понятие "длина пакета". The silicon wafer is etched into a CPU core by physical and chemical methods, затем ядро процессора было встроено в небольшую базу PCB и стало нашим обычным процессором. длина траектории от этой маленькой кнопки PCB до ядра процессора называется длина пакета.
The length of the clock to the same rank memory should be controlled within plus or minus 5 mils.
длина всех каналов записи в одной и той же группе данных должна регулироваться в пределах положительного и отрицательного 20 - миллиметрового диапазона сигналов отбора данных. длина между различными группами данных может различаться, but it should be controlled within plus or minus 500 mils of the clock signal.
адрес/command group signal length control is not particularly strict. Intel Atom N450 требует, чтобы часовой сигнал находился в диапазоне от - 500 до + 1000 миллиметров. То есть, разница между самыми длинными и короткими сигналами может составлять 1500миля, но при монтаже проводов лучше свести к минимуму разницу в длине сигнала. There is no problem when the signal lengths of these groups are completely equal when wiring, Но это заняло много пространства и времени PCB. If the length of the address/командный сигнал превысил тактовый сигнал на тысячи миль, it needs to be adjusted in the BIOS firmware. управление в пределах требований процессора. When onboard memory is needed, нужно настроить SPD.
The control group signal length control requirements are similar to the address/требование по сигналу командной группы. When designing, по требованию производителя процессора. Intel Atom N450 требует, чтобы часовой сигнал контролировался от 0 до 1000 мм.
Trace spacing:
В общем speaking, проводка должна осуществляться в соответствии с принципами 3W, that is, расстояние между строками на одной плоскости в три раза больше ширины линий. Но это не обязательно, the requirement of intel is relatively small. Generally, the spacing of the meandering traces can be 16 to 20 mils, тактовый сигнал может быть увеличен до. The distance between the different groups of signals should be appropriately enlarged, Это может превышать 20 миль, and the distance between the address/сигналы командной и контрольной групп могут быть меньше 8 мм. расстояние между секторами BGA может быть небольшим, and the cables should be routed according to the CPU design requirements after the cables are routed out.
other:
A 20mil line can be used for the VREF trace, и 0.конденсатор 1уф should be added to each device.
траектория траэтория VTT должна быть выше 135mil, and every four resistors should be connected to a 0.1uf capacitor, and both ends should be connected to a 10uf capacitor.

The above is the introduction of DDR2 wiring in PCB design. Ipcb is also provided to Производители PCB and PCB manufacturing technology