Teknik PCB - Model analisis PCB digital kelajuan tinggi integriti isyarat

Dalam kaedah rancangan PCB berdasarkan analisis komputer integriti isyarat, bahagian paling utama adalah penciptaan model integriti isyarat aras papan PCB, yang berbeza dari kaedah rancangan tradisional.

Kebetulan model SI akan menentukan kebijaksanaan desain, dan kebijaksanaan model SI menentukan kebijaksanaan kaedah desain ini.

4.1. Model SI desain PCB

Terdapat banyak model yang boleh digunakan untuk analisis integriti isyarat aras papan PCB dalam rancangan elektronik. Tiga dari yang paling biasa digunakan adalah SPICE, IBIS dan Verilog-A.

a. Model SPICE

SPICE adalah kuasa

l simulator sirkuit analog untuk tujuan umum. Model SPICE telah digunakan secara luas dalam rancangan elektronik, dan dua versi utama telah dibuang: HSPICE dan PSPICE. HSPICE terutama digunakan dalam desain sirkuit terintegrasi, sementara PSPICE terutama digunakan dalam papan PCB dan desain aras sistem.

Model SPICE terdiri dari dua bahagian: Persamaan Model dan Parameter Model. Oleh kerana persamaan model disediakan, model SPICE boleh terhubung dengan algoritma simulator, dan keputusan analisis dan analisis yang lebih baik boleh dicapai.

Apabila menggunakan model SPICE untuk melakukan analisis SI pada aras papan PCB, diperlukan bagi perancang sirkuit terintegrasi dan pembuat untuk menyediakan keterangan terperinci dan tepat bagi model SPICE bagi sirkuit-sirkuit unit I/O terintegrasi dan parameter pembuatan ciri-ciri setengah konduktor. Kerana bahan-bahan ini biasanya milik harta intelektual dan kerahasiaan para perancang dan pembuat, hanya beberapa pembuat semikonduktor akan menyediakan model SPICE yang sepadan sementara menyediakan produk cip.

Ketepatan analisis model SPICE bergantung pada sumber parameter model (iaitu, ketepatan data) dan skop yang berlaku bagi persamaan model. Kombinasi persamaan model dengan pelbagai simulator digital juga boleh mempengaruhi ketepatan analisis. Selain itu, model SPICE papan papan PCB mempunyai jumlah besar pengiraan simulasi, dan analisis adalah relatif memakan masa.

b. Model IBIS

Model IBIS dahulu dikembangkan oleh Intel Corporation secara khusus untuk analisis integriti isyarat digital papan-papan PCB dan aras-sistem. Ia kini dikendalikan oleh Forum terbuka IBIS dan telah menjadi piawai industri rasmi (EIA/ANSI 656-A).

Model IBIS menggunakan bentuk jadual I/V dan V/T untuk menggambarkan karakteristik unit sirkuit integrasi digital I/O dan pin. Kerana model IBIS tidak perlu menggambarkan rancangan dalaman unit I/O dan parameter penghasilan transistor, ia telah diterima dan disokong oleh penghasil semikonduktor. Sekarang semua pembuat sirkuit integrasi digital utama boleh menyediakan model IBIS yang sepadan sementara menyediakan cip.

Ketepatan analisis model IBIS bergantung pada bilangan titik data dalam jadual I/V dan V/T dan ketepatan data. Kerana simulasi aras papan PCB berdasarkan model IBIS menggunakan pengiraan carian jadual, jumlah pengiraan kecil, biasanya hanya 1/10 hingga 1/100 dari model SPICE yang sepadan.

c. Model Verilog-AMS dan model VHDL-AMS

Verilog-AMS dan VHDL-AMS muncul kurang dari 4 tahun yang lalu, dan mereka adalah piawai baru. Sebagai bahasa pemodelan tingkah laku perisian, Verilog-AMS dan VHDL-AMS adalah superset Verilog dan VHDL, berdasarkan, sementara Verilog-A adalah subset Verilog-AMS.

Berbeza dari model SPICE dan IBIS, dalam bahasa AMS, terserah kepada pengguna untuk menulis persamaan yang menggambarkan perilaku komponen. Sama seperti model IBIS, bahasa pemodelan AMS adalah format model independen yang boleh digunakan dalam banyak jenis alat simulasi yang berbeza. Persamaan AMS juga boleh ditulis pada banyak aras yang berbeza: aras transistor, aras sel I/O, kumpulan sel I/O, dll.

Kerana Verilog-AMS dan VHDL-AMS adalah piawai baru, hanya beberapa pembuat semikonduktor boleh menyediakan model AMS sejauh ini, dan terdapat lebih sedikit simulator yang boleh menyokong AMS daripada SPICE dan IBIS. Namun, kemampuan dan ketepatan pengiraan model AMS dalam analisis integriti isyarat aras papan PCB tidak lebih rendah daripada model SPICE dan IBIS.

4.2 Pemilihan model

Kerana tiada model bersatu untuk menyelesaikan semua analisis integriti isyarat aras papan PCB, dalam rancangan papan PCB digital kelajuan tinggi, diperlukan mencampur model yang disebut di atas untuk menetapkan model transmisi isyarat kunci dan isyarat sensitif ke arah yang paling besar.

Untuk komponen pasif diskret, model SPICE yang disediakan oleh pembuat boleh dicari, atau model SPICE yang mudah boleh ditetapkan secara langsung dan digunakan melalui pengukuran eksperimen.

Untuk sirkuit integrasi digital kunci, model IBIS yang disediakan oleh pembuat mesti dicari. Pada masa ini, kebanyakan perancang sirkuit terintegrasi dan pembuat boleh menyediakan model IBIS yang diperlukan sambil menyediakan cip melalui laman web atau kaedah lain.

Untuk sirkuit integrasi bukan-kritik, jika model IBIS pembuat tidak tersedia, model IBIS yang sama atau lalai juga boleh dipilih mengikut fungsi pins cip. Sudah tentu, model IBIS yang mudah juga boleh ditetapkan melalui pengukuran eksperimen.

Untuk garis penghantaran pada papan PCB, model garis penghantaran SPICE yang mudah boleh digunakan dalam praanalisis integriti isyarat dan analisis penyelesaian ruang, dan model garis penghantaran SPICE yang lengkap perlu digunakan dalam analisis selepas kabel menurut rancangan bentangan sebenar.