Teknik PCB - Kaedah reka PCB digital kelajuan tinggi berdasarkan analisis integriti isyarat

Artikel ini memperkenalkan kaedah desain papan isyarat digital kelajuan tinggi PCB berdasarkan analisis komputer integriti isyarat. Dalam kaedah rancangan ini, model penghantaran isyarat aras papan PCB pertama-tama ditetapkan untuk semua isyarat digital kelajuan tinggi, dan kemudian ruang penyelesaian rancangan ditemui melalui pengiraan dan analisis integriti isyarat, dan akhirnya PCB selesai berdasarkan ruang penyelesaian. Rancangan dan pengesahan papan.

Bila kelajuan pemilihan output sirkuit terintegrasi meningkat dan densiti papan PCB meningkat, integriti isyarat telah menjadi salah satu isu yang mesti bimbang dalam rancangan PCB digital kelajuan tinggi. Faktor seperti parameter komponen dan papan PCB, bentangan komponen pada papan PCB, dan kabel isyarat kelajuan tinggi akan menyebabkan masalah integriti isyarat, yang menyebabkan operasi sistem tidak stabil atau bahkan tiada operasi sama sekali.

Bagaimana untuk mempertimbangkan sepenuhnya faktor integriti isyarat dalam proses reka PCB dan mengambil tindakan kawalan yang efektif telah menjadi topik panas dalam industri reka PCB hari ini. Kaedah reka papan PCB digital kelajuan tinggi berdasarkan analisis komputer integriti isyarat boleh secara efektif menyadari integriti isyarat reka PCB.

1. Paparan ringkasan isu integriti isyarat

Integriti isyarat (SI) merujuk kepada kemampuan isyarat untuk menjawab dengan masa dan tekanan yang betul dalam sirkuit. Jika isyarat dalam sirkuit boleh mencapai IC dengan masa, durasi dan amplitud tekanan yang diperlukan, sirkuit mempunyai integriti isyarat yang lebih baik. Sebaliknya, bila isyarat tidak dapat menjawab secara biasa, masalah integriti isyarat berlaku. Secara lebar, masalah integriti isyarat terutama muncul dalam lima aspek: lambat, refleksi, bercakap salib, bunyi penyesuaian sinkronik (SSN) dan kompatibilitas elektromagnetik (EMI).

Lambat bermakna isyarat dihantar dengan kelajuan terbatas pada wayar papan PCB, dan isyarat dihantar dari hujung penghantaran ke hujung penerima, semasa ada lambat penghantaran. Lembatan isyarat akan mempengaruhi masa sistem. Dalam sistem digital kelajuan tinggi, perlahan penghantaran terutamanya bergantung pada panjang wayar dan konstan dielektrik medium yang mengelilingi wayar.

Selain itu, apabila pengendalian karakteristik wayar pada papan PCB (yang disebut sebagai garis penghantaran dalam sistem digital kelajuan tinggi) tidak sepadan dengan pengendalian muatan, sebahagian daripada tenaga akan direfleksikan kembali sepanjang garis penghantaran selepas isyarat mencapai hujung penerima, menyebabkan bentuk gelombang isyarat distorsi atau bahkan isyarat Overhoot dan undershoot. Jika isyarat tersembunyi balik dan balik pada garis transmisi, ia akan menghasilkan suara dan oscilasi cincin.

Oleh kerana terdapat kapasitas bersama-sama dan induksi bersama-sama antara mana-mana dua peranti atau wayar pada PCB, apabila peranti atau isyarat pada wayar berubah, perubahannya akan mempengaruhi peranti lain atau induksi melalui kapasitas bersama-sama dan induksi bersama-sama. Kabel, itu, saling bercakap. Kekuatan percakapan salib bergantung pada saiz geometri dan jarak bersama peranti dan wayar.

Apabila banyak isyarat digital di papan PCB ditukar secara serentak (seperti bas data CPU, bas alamat, dll.), disebabkan pengendalian garis kuasa dan garis tanah, bunyi penyukaran serentak akan dijana, dan lompatan pesawat tanah akan berlaku pada garis tanah. Bunyi (disebut sebagai bom tanah). Kekuatan SSN dan lompatan tanah juga bergantung pada ciri-ciri IO sirkuit terintegrasi, pengendalian lapisan bekalan kuasa dan lapisan pesawat tanah papan PCB, dan bentangan dan kabel peranti kelajuan tinggi pada papan PCB.

Selain itu, seperti peranti elektronik lain, PCB juga mempunyai masalah kesesuaian elektromagnetik, yang terutama berkaitan dengan bentangan dan kabel papan PCB.

2. Kaedah reka papan PCB tradisional

Dalam proses rancangan tradisional, rancangan PCB terdiri daripada rancangan sirkuit, rancangan bentangan, produksi PCB, pengukuran dan langkah penyahpepijatan berturut-turut. Dalam tahap desain sirkuit, kerana kekurangan kaedah dan cara yang efektif untuk menganalisis karakteristik pemindahan isyarat pada papan PCB sebenar, desain sirkuit secara umum hanya boleh dilakukan berdasarkan cadangan pembuat komponen dan pakar dan pengalaman desain masa lalu. Oleh itu, untuk projek reka baru, biasanya sukar membuat pemilihan yang betul faktor seperti topologi isyarat dan parameter komponen mengikut situasi khusus.

Dalam tahap merancang layou t PCB, ia juga sukar untuk membuat analisis dan penilaian prestasi isyarat perubahan disebabkan oleh bentangan komponen PCB dan wayar isyarat, jadi kualiti rancangan bentangan bergantung lebih pada pengalaman perancang. Dalam tahap produksi PCB, kerana proses setiap papan PCB dan penghasil komponen tidak sama sepenuhnya, parameter papan PCB dan komponen biasanya mempunyai julat toleransi yang besar, membuat prestasi papan PCB lebih sukar untuk dikawal.

Dalam proses reka PCB tradisional, prestasi papan PCB boleh dihukum dengan pengukuran instrumen hanya selepas produksi selesai. Masalah yang ditemui dalam tahap penyahpepijatan papan PCB mesti diubah suai dalam reka papan PCB berikutnya. Tetapi yang lebih sukar adalah bahawa beberapa masalah sering sukar untuk kuantifikasi ke dalam parameter dalam rancangan sirkuit terdahulu dan rancangan bentangan. Oleh itu, untuk papan PCB yang lebih kompleks, proses yang disebut di atas biasanya perlu diulang banyak kali untuk akhirnya memenuhi keperluan desain.

Ia boleh dilihat bahawa dengan kaedah rancangan PCB tradisional, siklus pembangunan produk lebih panjang, dan biaya penyelidikan dan pembangunan yang sepadan dengan itu lebih tinggi.

3. Kaedah reka PCB berdasarkan analisis integriti isyarat

Proses reka PCB berdasarkan analisis komputer integriti isyarat dipaparkan dalam Gambar 2. Berbanding dengan kaedah rancangan PCB tradisional, kaedah rancangan berdasarkan analisis integriti isyarat mempunyai ciri-ciri berikut:

Sebelum reka papan PCB, pertama-tama menetapkan model integriti isyarat untuk penghantaran isyarat digital kelajuan tinggi.

Menurut model SI, satu siri pra-analisis dilakukan pada masalah integriti isyarat, dan jenis komponen, parameter dan topologi sirkuit yang sesuai dipilih menurut keputusan pengiraan simulasi sebagai dasar untuk desain sirkuit.

Dalam proses desain sirkuit, rancangan desain dihantar ke model SI untuk analisis integriti isyarat, dan julat toleransi komponen dan parameter papan PCB, struktur topologi dan perubahan parameter yang mungkin dalam desain bentangan PCB, dan faktor lain dihitung dan dianalisis. Ruang penyelesaian.

Selepas rancangan sirkuit selesai, setiap isyarat digital kelajuan tinggi sepatutnya mempunyai ruang penyelesaian yang terus menerus dan boleh dicapai. Iaitu, apabila parameter PCB dan komponen berubah dalam julat tertentu, bentangan komponen pada papan PCB dan kabel garis isyarat pada papan PCB mempunyai darjah tertentu fleksibiliti, keperluan integriti isyarat masih boleh dijamin.

Sebelum rancangan bentangan PCB bermula, nilai sempadan setiap ruang penyelesaian isyarat yang diperoleh digunakan sebagai keadaan kekangan rancangan bentangan, yang digunakan sebagai as as rancangan untuk bentangan dan kabel bentangan PCB.

Dalam proses rancangan bentangan PCB, rancangan selesai atau selesai sepenuhnya dihantar kembali ke model SI untuk analisis integriti isyarat selepas rancangan untuk mengesahkan sama ada rancangan bentangan sebenar memenuhi keperluan integriti isyarat yang dijangka. Jika keputusan simulasi tidak dapat memenuhi keperluan, anda perlu mengubah rancangan bentangan dan bahkan rancangan sirkuit, yang boleh mengurangi risiko kegagalan produk disebabkan rancangan yang salah.

Selepas rancangan PCB selesai, papan PCB boleh dibuat. Julat toleransi bagi parameter penghasilan papan PCB sepatutnya berada dalam julat ruang penyelesaian analisis integriti isyarat.

Selepas papan PCB dihasilkan, instrumen digunakan untuk pengukuran dan penyahpepijatan untuk mengesahkan keperluan analisis SI dan SI, dan gunakan ini sebagai dasar untuk memperbaiki model.

Pada dasar model SI yang betul dan kaedah analisis, biasanya papan PCB boleh diselesaikan tanpa atau hanya beberapa pengubahsuaian berulang kepada desain dan produksi, yang boleh pendek cikel pembangunan produk dan mengurangi biaya pembangunan.

4. Model analisis integriti isyarat

Dalam kaedah rancangan PCB berdasarkan analisis komputer integriti isyarat, bahagian paling utama adalah penciptaan model integriti isyarat aras papan PCB, yang merupakan perbezaan dari kaedah rancangan tradisional.

Kebetulan model SI akan menentukan kebijaksanaan desain, dan kebijaksanaan model SI menentukan kebijaksanaan kaedah desain ini.

4.1. Model SI desain PCB

Terdapat banyak model yang boleh digunakan untuk analisis integriti isyarat aras papan PCB dalam rancangan elektronik. Tiga dari yang paling biasa digunakan adalah SPICE, IBIS dan Verilog-A.

a. Model SPICE

SPICE adalah simulator sirkuit analog untuk tujuan umum yang kuat. Model SPICE telah digunakan secara luas dalam rancangan elektronik, dan dua versi utama telah dibuang: HSPICE dan PSPICE. HSPICE terutama digunakan dalam desain sirkuit terintegrasi, sementara PSPICE terutama digunakan dalam papan PCB dan desain aras sistem.

Model SPICE terdiri dari dua bahagian: Persamaan Model dan Parameter Model. Oleh kerana persamaan model disediakan, model SPICE boleh terhubung dengan algoritma simulator, dan keputusan analisis dan analisis yang lebih baik boleh dicapai.

Apabila menggunakan model SPICE untuk melakukan analisis SI pada aras papan PCB, diperlukan bagi perancang sirkuit terintegrasi dan pembuat untuk menyediakan keterangan terperinci dan tepat bagi model SPICE bagi sirkuit-sirkuit unit I/O terintegrasi dan parameter pembuatan ciri-ciri setengah konduktor. Kerana bahan-bahan ini biasanya milik harta intelektual dan kerahasiaan para perancang dan pembuat, hanya beberapa pembuat semikonduktor akan menyediakan model SPICE yang sepadan sementara menyediakan produk cip.

Ketepatan analisis model SPICE bergantung pada sumber parameter model (iaitu, ketepatan data) dan skop yang berlaku bagi persamaan model. Kombinasi persamaan model dengan pelbagai simulator digital juga boleh mempengaruhi ketepatan analisis. Selain itu, model SPICE papan papan PCB mempunyai jumlah besar pengiraan simulasi, dan analisis adalah relatif memakan masa.

b. Model IBIS

Model IBIS dahulu dikembangkan oleh Intel Corporation secara khusus untuk analisis integriti isyarat digital papan-papan PCB dan aras-sistem. Ia kini dikendalikan oleh Forum terbuka IBIS dan telah menjadi piawai industri rasmi (EIA/ANSI 656-A).

Model IBIS menggunakan bentuk jadual I/V dan V/T untuk menggambarkan karakteristik unit sirkuit integrasi digital I/O dan pin. Kerana model IBIS tidak perlu menggambarkan rancangan dalaman unit I/O dan parameter penghasilan transistor, ia telah diterima dan disokong oleh penghasil semikonduktor. Sekarang semua pembuat sirkuit integrasi digital utama boleh menyediakan model IBIS yang sepadan sementara menyediakan cip.

Ketepatan analisis model IBIS bergantung pada bilangan titik data dalam jadual I/V dan V/T dan ketepatan data. Kerana simulasi aras papan PCB berdasarkan model IBIS menggunakan pengiraan carian jadual, jumlah pengiraan kecil, biasanya hanya 1/10 hingga 1/100 dari model SPICE yang sepadan.

c. Model Verilog-AMS dan model VHDL-AMS

Verilog-AMS dan VHDL-AMS muncul kurang dari 4 tahun yang lalu, dan mereka adalah piawai baru. Sebagai bahasa pemodelan tingkah laku perisian, Verilog-AMS dan VHDL-AMS adalah superset Verilog dan VHDL, berdasarkan, sementara Verilog-A adalah subset Verilog-AMS.

Berbeza dari model SPICE dan IBIS, dalam bahasa AMS, terserah kepada pengguna untuk menulis persamaan yang menggambarkan perilaku komponen. Sama seperti model IBIS, bahasa pemodelan AMS adalah format model independen yang boleh digunakan dalam banyak jenis alat simulasi yang berbeza. Persamaan AMS juga boleh ditulis pada banyak aras yang berbeza: aras transistor, aras sel I/O, kumpulan sel I/O, dll.

Kerana Verilog-AMS dan VHDL-AMS adalah piawai baru, hanya beberapa pembuat semikonduktor boleh menyediakan model AMS sejauh ini, dan terdapat lebih sedikit simulator yang boleh menyokong AMS daripada SPICE dan IBIS. Namun, kemampuan dan ketepatan pengiraan model AMS dalam analisis integriti isyarat aras papan PCB tidak lebih rendah daripada model SPICE dan IBIS.

4.2 Pemilihan model

Kerana tiada model bersatu untuk menyelesaikan semua analisis integriti isyarat aras papan PCB, dalam rancangan papan PCB digital kelajuan tinggi, diperlukan mencampur model yang disebut di atas untuk menetapkan model transmisi isyarat kunci dan isyarat sensitif ke arah yang paling besar.

Untuk komponen pasif diskret, and a boleh mencari model SPICE yang disediakan oleh pembuat, atau secara langsung menetapkan dan menggunakan model SPICE yang mudah melalui pengukuran percubaan.

Untuk sirkuit integrasi digital kunci, model IBIS yang disediakan oleh pembuat mesti dicari. Pada masa ini, kebanyakan perancang sirkuit terintegrasi dan pembuat boleh menyediakan model IBIS yang diperlukan sambil menyediakan cip melalui laman web atau kaedah lain.

Untuk sirkuit integrasi bukan-kritik, jika model IBIS pembuat tidak tersedia, model IBIS yang sama atau lalai juga boleh dipilih mengikut fungsi pins cip. Sudah tentu, model IBIS yang mudah juga boleh ditetapkan melalui pengukuran eksperimen.

Untuk garis penghantaran pada papan PCB, model garis penghantaran SPICE yang mudah boleh digunakan dalam praanalisis integriti isyarat dan analisis penyelesaian ruang, dan model garis penghantaran SPICE yang lengkap perlu digunakan dalam analisis selepas kabel menurut rancangan bentangan sebenar.

5. Kombinasi kaedah desain dan perisian EDA yang ada

Pada masa ini, tiada perisian EDA terintegrasi dalam industri desain PCB untuk menyelesaikan kaedah desain yang disebut di atas, jadi ia mesti diselesaikan melalui kombinasi beberapa alat perisian umum.

Guna perisian SPICE umum (seperti PSPICE, HSPICE, dll.) untuk menetapkan model SPICE untuk komponen diskret dan pasif dan garis penghantaran pada PCB, dan nyahpepijat dan sahkan mereka.

Tambah model SPICE/IBIS bagi pelbagai komponen dan garis penghantaran yang telah dicapai ke perisian analisis integriti isyarat umum, seperti SPECCTRAQuest, HyperLynx, Tau, IS_Analyzer, dll., menetapkan model analisis SI isyarat pada papan PCB, dan melakukan analisis integriti isyarat dan pengiraan seks.

Guna fungsi pangkalan data yang datang dengan perisian analisis SI, atau guna perisian pangkalan data untuk tujuan umum lain, untuk mengurus dan menganalisis lebih lanjut keputusan operasi simulasi, dan mencari ruang penyelesaian yang ideal.

Mengambil nilai sempadan ruang penyelesaian sebagai as as rancangan sirkuit PCB dan keadaan ketat rancangan bentangan, perisian EDA rancangan umum PCB seperti OrCAD, Protel, PADS, PowerPCB, Allegro dan Mentor digunakan untuk menyelesaikan rancangan sirkuit PCB dan rancangan bentangan.

Selepas rancangan layou t PCB selesai, parameter sirkuit rancangan sebenar (seperti topologi, panjang, jarak, dll.) boleh diekstrak secara automatik atau secara manual melalui perisian rancangan layout di atas, dan dihantar kembali ke perisian analisis integriti isyarat terdahulu untuk kabel. Analisis SI untuk mengesahkan sama ada rancangan sebenar memenuhi keperluan ruang penyelesaian.

Selepas papan PCB dihasilkan, keperluan setiap model dan pengiraan simulasi boleh disahkan melalui pengukuran alat percubaan.

Ringkasan artikel ini:

Kaedah rancangan ini mempunyai makna praktik yang kuat untuk rancangan dan pembangunan papan PCB digital kelajuan tinggi, tidak hanya boleh meningkatkan prestasi rancangan produk, tetapi juga boleh sangat pendek siklus pembangunan produk dan mengurangi kos pembangunan. Ia boleh dijangka bahawa dengan peningkatan terus menerus dan peningkatan model analisis integriti isyarat dan algoritma pengiraan dan analisis, kaedah desain PCB berdasarkan analisis komputer integriti isyarat akan semakin digunakan dalam desain produk elektronik.