Pembuatan PCB Ketepatan, PCB Frekuensi Tinggi, PCB Berkelajuan Tinggi, PCB Berbilang Lapisan dan Pemasangan PCB.
Kilang perkhidmatan tersuai PCB & PCBA yang paling boleh dipercayai.
Teknik PCB

Teknik PCB - Faham penyelesaian integriti isyarat PCB

Teknik PCB

Teknik PCB - Faham penyelesaian integriti isyarat PCB

Faham penyelesaian integriti isyarat PCB

2021-10-23
View:520
Author:Downs

Masalah integriti isyarat tidak disebabkan oleh faktor tunggal, tetapi disebabkan oleh faktor berbilang dalam reka PCB. Masalah integriti isyarat utama termasuk refleksi, cincin, lompatan tanah, crosstalk, dll. Berikut terutama memperkenalkan crosstalk dan refleksi Solution.

3.1 Skor Crosstalk

Crosstalk merujuk kepada gangguan bunyi tekanan yang tidak diinginkan disebabkan oleh sambungan elektromagnetik ke garis transmisi bersebelahan apabila isyarat menyebar pada garis transmisi. Percakapan salib yang berlebihan boleh menyebabkan pemicuan palsu sirkuit dan menyebabkan sistem gagal berfungsi secara biasa.

Kerana perbualan salib adalah secara bertentangan dengan jarak garis, ia secara langsung bertentangan dengan panjang selari garis. Percakapan salib berubah dengan muatan sirkuit. Untuk topologi dan kabel yang sama, semakin besar muatan, semakin besar salib bercakap. Crosstalk adalah proporsional dengan frekuensi isyarat. Dalam litar digital, perubahan pinggir isyarat mempunyai kesan terbesar pada percakapan salib. Semakin cepat pinggir berubah, semakin besar percakapan salib.

Mengingat ciri-ciri salib di atas, ia boleh dikira ke dalam kaedah berikut untuk mengurangkan salib:

(1) Kurangkan kadar transisi pinggir isyarat bila boleh. Apabila memilih peranti, semasa memenuhi spesifikasi reka-reka, peranti perlahan patut dipilih sebanyak mungkin, dan penggunaan campuran jenis isyarat yang berbeza patut dihindari, kerana isyarat yang berubah cepat mempunyai bahaya percakapan salib potensi untuk isyarat yang berubah perlahan.

(2) Perkataan salib disebabkan oleh sambungan kapasitatif dan sambungan induktif meningkat dengan meningkat kemudahan muatan garis terganggu, sehingga mengurangi muatan boleh mengurangi pengaruh gangguan sambungan.

papan pcb

(3) Apabila syarat kabel membenarkan, cuba mengurangkan panjang selari antara garis penghantaran bersebelahan atau meningkatkan jarak antara kabel sambungan kapasitatif, seperti mengadopsi prinsip 3W (jarak antara kabel mesti satu wayar 3 kali lebar atau jarak antara dua jejak mesti lebih dari 2 kali lebar jejak tunggal). Kaedah yang lebih efektif adalah untuk mengisolasi wayar dengan wayar tanah.

(4) Masukkan wayar tanah diantara garis isyarat PCB bersebelahan juga boleh mengurangkan percakapan salib kapasitif secara efektif. Kabel tanah ini perlu disambung ke tanah setiap 1/4 panjang gelombang.


(5) Penyambungan induktif sukar untuk ditahan, jadi cuba untuk mengurangi bilangan gelung, mengurangi kawasan gelung, dan menghindari berkongsi wayar yang sama untuk gelung isyarat.

(6) Jejak lapisan isyarat dua lapisan sebelah sepatutnya menegak, menghindari jejak selari sebanyak yang mungkin untuk mengurangkan salib bercakap antara lapisan.

(7) Lapisan permukaan hanya mempunyai satu lapisan rujukan, dan sambungan kawat lapisan permukaan lebih kuat daripada lapisan tengah. Oleh itu, isyarat yang lebih sensitif kepada salib bercakap patut ditempatkan pada lapisan dalaman sebanyak mungkin.

(8) Melalui penghentian, hujung jauh dan dekat garis penghantaran, dan penghalang terminal sepadan dengan garis penghantaran, yang boleh mengurangi banyak perbualan salib dan gangguan refleksi.

3.2 Analisis refleksi

Apabila isyarat menyebar pada garis penghantaran, selama ia bertemu perubahan impedance, refleksi akan berlaku. Kaedah utama untuk menyelesaikan masalah refleksi adalah untuk melakukan persamaan impedance terminal.

3.2.1 Strategi penghentian garis penghantaran biasa

Dalam sistem digital kelajuan tinggi, ketidaksepadan impedance pada garis penghantaran akan menyebabkan refleksi isyarat. Kaedah untuk mengurangi dan menghapuskan refleksi adalah untuk melakukan persamaan impedance terminal pada hujung penghantaran atau hujung penerima mengikut impedance karakteristik garis penghantaran, sehingga koeficien refleksi sumber atau koeficien refleksi muatan adalah O. Jika panjang garis penghantaran memenuhi syarat berikut, teknologi penghentian patut digunakan:

L>tr/2tpd. Dalam formula, L ialah panjang garis penghantaran; tr adalah masa naik isyarat sumber; tpd adalah lambat penghantaran muatan per unit panjang pada garis penghantaran.

Penghentian garis penghantaran PCB biasanya menerima dua strategi: sepadan dengan impedance muatan dengan impedance garis penghantaran, iaitu, penghentian selari; sepadan dengan penghalang garis penghantaran, iaitu, penghentian berantai.

(1) Penghentian selari

Penghentian paralel adalah terutamanya untuk menyambungkan impedance tarik-up atau tarik-down sebanyak mungkin kepada akhir muatan untuk mencapai sepadan impedance terminal. Menurut persekitaran aplikasi yang berbeza, penghentian selari boleh dibahagi ke beberapa jenis seperti yang dipaparkan dalam Figur 2.

(2) Penghentian siri

Penghentian berantai diselesaikan dengan memasukkan penentang ke dalam garis penghantaran sebanyak mungkin kepada sumber. Penghentian siri adalah untuk sepadan dengan impedance sumber isyarat. Penolakan penentang siri yang disisipkan ditambah impedance output sumber pemandu sepatutnya lebih besar daripada atau sama dengan impedance garis pemandu.

Strategi ini menekan isyarat yang diselarang dari muatan (input impedance tinggi pada akhir muatan, tidak menyerap tenaga) dengan membuat sumber akhir refleksi koeficient sifar, dan kemudian refleksi kembali dari akhir sumber ke akhir muatan.

3.2.2 Teknologi penghentian peranti proses yang berbeza

Perpadanan kemudahan dan penyelesaian teknikal penghentian berbeza dengan panjang sambungan dan siri peranti logik dalam sirkuit. Hanya untuk situasi khusus, kaedah penghentian yang betul dan sesuai boleh digunakan untuk mengurangi refleksi isyarat secara efektif.

Secara umum, untuk sumber pemacu proses CMOS, nilai penghalang output adalah relatif stabil dan dekat dengan nilai penghalang garis penghantaran, jadi menggunakan teknologi penghentian berantai untuk peranti CMOS akan mencapai keputusan yang lebih baik; semasa sumber pemacu proses TTL adalah impedance output berbeza apabila logik output tinggi dan rendah.

Pada masa ini, menggunakan skema penghentian Thevenin selari adalah strategi yang lebih baik; Peranti ECL biasanya mempunyai impedance output yang sangat rendah. Oleh itu, ia adalah sirkuit ECL untuk menggunakan penahanan penghentian tarik-turun di hujung penerimaan sirkuit ECL untuk menyerap tenaga. Teknologi penghentian alam semesta.

Sudah tentu, kaedah di atas tidak mutlak. Perbezaan dalam sirkuit khusus, pemilihan topologi rangkaian, dan bilangan muatan di hujung penerima adalah semua faktor yang boleh mempengaruhi strategi penghentian. Oleh itu, apabila melaksanakan rancangan penghentian litar dalam litar kelajuan tinggi, anda perlu memilih skema penghentian yang sesuai mengikut situasi untuk mendapatkan kesan penghentian terbaik.

4. Analisis integriti isyarat dan pemodelan

Modelan sirkuit yang masuk akal dan simulasi adalah penyelesaian integriti isyarat yang paling umum. Dalam rancangan sirkuit kelajuan tinggi, analisis simulasi menunjukkan semakin banyak keuntungan. Ia memberikan hasil desain yang tepat dan intuitif, yang sesuai untuk pengesan awal masalah dan pengubahsuaian tepat masa, dengan itu mengurangi masa desain dan mengurangi kos desain. Terdapat tiga model yang biasa digunakan: model SPICE, model IBIS, dan model Verilog-A.

SPICE adalah simulator sirkuit analog untuk tujuan umum yang kuat. Ia terdiri dari dua bahagian: Persamaan Model dan Parameter Model.

Oleh kerana persamaan model disediakan, model SPICE boleh terhubung dengan algoritma simulator, dan keputusan analisis dan analisis yang lebih baik boleh dicapai; model IBIS digunakan secara khusus untuk aras papan PCB dan aras sistem model Analisis integriti isyarat digital.

Ia menggunakan bentuk jadual I/V dan V/T untuk menggambarkan ciri-ciri unit sirkuit integrat digital I/O dan pin. Ketepatan analisis model IBIS bergantung pada bilangan titik data dan ketepatan data dalam jadual 1/V dan V/T. Berbanding dengan model SPICE, model IBIS mempunyai jumlah kecil pengiraan.

5. Pengesahan simulasi

Sirkuit contoh penerima asinkron digunakan untuk menunjukkan keputusan. Dalam persekitaran simulasi, isyarat kegembiraan ditetapkan ke 50 ns, bekalan kuasa ditetapkan ke 5V, dan tetapan lain adalah lalai. Simulasi pin U3-5 rangkaian RTSB dilakukan. Situasi simulasi dipaparkan dalam Figur 3:

Lengkung a adalah bentuk gelombang isyarat sebelum penghentian, dan ia boleh dilihat bahawa terdapat refleksi isyarat serius; lengkung b dan c adalah bentuk gelombang isyarat selepas perlawanan penghentian tanah, dan nilai perlawanan penghentian berbeza; lengkung d adalah bentuk gelombang isyarat selepas penghentian Thevenin ia boleh dilihat dari angka bahawa pemberontak penghentian boleh pada dasarnya menghapuskan refleksi. Kegagalan adalah bahawa penentang penghentian terhadap tanah menyebabkan tenaga tinggi tanah jatuh, dan penentang penghentian terhadap bekalan kuasa menyebabkan tenaga rendah meningkat.

Berdasarkan pembangunan terus menerus teknologi mikroelektronik, penggunaan peranti kelajuan tinggi dan rancangan sistem digital kelajuan tinggi meningkat. Kadar data sistem, kadar jam dan ketepatan PCB terus meningkat, dan keperluan desain untuk papan PCB juga semakin tinggi. Ini masalah integriti isyarat.

Untuk memastikan PCB mempunyai integriti isyarat yang baik, diperlukan untuk sintesis pelbagai faktor pengaruh, bentangan secara rasional dan laluan, dengan demikian meningkatkan prestasi produk.