Teknik PCB - Keutamaan teknologi desain PCB

Tentang pemilihan bahan PCB sirkuit bercampur dan pertimbangan kabel

Pertanyaan: Dalam peralatan komunikasi tanpa wayar hari ini, bahagian frekuensi radio sering mengadopsi struktur unit luar miniaturized, sementara bahagian frekuensi radio, bahagian frekuensi tengah unit luar, dan bahagian sirkuit frekuensi rendah yang mengawasi unit luar sering digunakan pada PCB yang sama. Maafkan saya, apa keperluan bahan untuk wayar PCB seperti itu? Bagaimana untuk mencegah frekuensi radio, frekuensi sementara dan sirkuit frekuensi rendah daripada mengganggu satu sama lain?

Jawapan: Rancangan sirkuit hibrid adalah masalah besar, dan ia sukar untuk mempunyai penyelesaian yang sempurna. Secara umum, sirkuit frekuensi radio diatur dan dihantar sebagai papan tunggal bebas dalam sistem, dan bahkan terdapat ruang pelindung istimewa. Selain itu, litar frekuensi radio biasanya satu-sisi atau dua-sisi, dan litar adalah relatif mudah, yang semua digunakan untuk mengurangi pengaruh pada parameter distribusi litar frekuensi radio dan meningkatkan konsistensi sistem frekuensi radio. Berbanding dengan bahan FR4 umum, papan sirkuit RF cenderung menggunakan substrat Q tinggi. Bahan ini mempunyai konstan dielektrik relatif kecil, kapasitasi garis transmisi kecil yang disebarkan, impedance tinggi, dan lambat transmisi isyarat kecil.

Dalam rancangan sirkuit hibrid, walaupun frekuensi radio dan sirkuit digital dibina pada PCB yang sama, mereka biasanya dibahagi ke kawasan sirkuit frekuensi radio dan kawasan sirkuit digital, dan mereka ditetapkan dan dijalankan secara terpisah. Guna pendaratan melalui pita dan kotak perisai untuk melindungi antara mereka.

Mengenai kaedah dan peraturan penghentian input dan output

Soalan: Dalam rancangan PCB kelajuan tinggi modern, untuk memastikan integriti isyarat, sering diperlukan untuk mengakhiri input atau output peranti. Apa cara penghentian? Faktor apa yang menentukan cara penghentian? Apa peraturannya?

Jawapan: Terminal, juga dipanggil sepadan. Secara umum, terdapat pemadaman akhir aktif dan pemadaman terminal menurut kedudukan yang sepadan. Perpadanan terminal sumber adalah secara umum persamaan siri perlawanan, dan persamaan terminal adalah secara umum persamaan selari. Terdapat banyak cara, termasuk penahanan menarik-up, penahanan menarik-down, Thevenin padanan, AC padanan, dan Schottky diode padanan. Kaedah persamaan secara umum ditentukan oleh ciri-ciri BUFFER, keadaan topologi, jenis aras dan kaedah penghakiman, dan siklus tugas isyarat, penggunaan kuasa sistem, dll. juga perlu dianggap. Aspek paling kritikal litar digital adalah isu masa. Tujuan menambah persamaan adalah untuk meningkatkan kualiti isyarat dan mendapatkan isyarat yang boleh ditentukan pada saat keputusan. Untuk isyarat yang sah-aras, kualiti isyarat stabil dibawah premis untuk memastikan setup dan masa tahan; bagi isyarat yang sah, kelajuan lambat perubahan isyarat memenuhi keperluan di bawah premis untuk memastikan monotoniti lambat isyarat.

Masalah apa yang perlu diperhatikan apabila berurusan dengan ketepatan kawat?

Pertanyaan: Apabila saiz papan sirkuit ditetapkan, jika rancangan perlu mengakomodasi lebih banyak fungsi, ia sering diperlukan untuk meningkatkan ketepatan jejak PCB, tetapi ini boleh meningkatkan gangguan antara satu sama lain jejak, dan pada masa yang sama, pengendalian jejak terlalu tipis Can â™™t dikurangkan. Apa kemampuan dalam rancangan PCB kelajuan tinggi (ã `100MHz)?

Jawapan: Apabila merancang PCB kelajuan tinggi dan densiti tinggi, gangguan salib (gangguan salib) benar-benar memerlukan perhatian istimewa, kerana ia mempunyai kesan besar pada masa dan integriti isyarat. Berikut adalah beberapa titik untuk perhatian: 1. Kawal keterusan dan persamaan pengendalian karakteristik jejak. 2. Saiz jarak jejak. Ruang yang biasa dilihat adalah dua kali lebar baris. Ia mungkin untuk mengetahui pengaruh ruang jejak pada masa dan integriti isyarat melalui simulasi, dan mencari ruang minimum yang boleh diterima. Hasil isyarat cip berbeza mungkin berbeza. 3. Pilih kaedah penghentian yang sesuai. 4. Lupakan dua lapisan bersebelahan dengan arah kawat yang sama, walaupun kawat meliputi ke atas dan ke bawah, kerana jenis salib ini lebih besar daripada yang kawat bersebelahan pada lapisan yang sama. 5. Guna kunci buta/terkubur untuk meningkatkan kawasan jejak. Namun, biaya penghasilan papan PCB akan meningkat. Ia benar-benar sukar untuk mencapai keseluruhan paralelisme dan panjang sama dalam pelaksanaan sebenar, tetapi ia masih perlu untuk melakukannya sebanyak mungkin. Selain itu, penghentian perbezaan dan penghentian mod biasa boleh disimpan untuk mengurangi kesan pada masa dan integriti isyarat.

Tentang persamaan impedance dalam rekaan PCB

Soalan: Untuk mencegah refleksi, persamaan impedance mesti dianggap dalam rancangan PCB kelajuan tinggi. Namun, kerana teknologi pemprosesan PCB membatasi kontinuiti impedance dan simulasi tidak boleh disimulasi, bagaimana untuk mempertimbangkan isu ini dalam rekaan skematik? Selain itu, mengenai model IBIS, saya tertanya-tanya di mana perpustakaan model IBIS yang lebih tepat boleh disediakan. Kebanyakan perpustakaan yang kami muat turun dari Internet tidak terlalu tepat, yang sangat mempengaruhi rujukan simulasi.

Jawapan: Bila merancang sirkuit PCB kelajuan tinggi, persamaan impedance adalah salah satu unsur desain. Nilai kemudahan mempunyai hubungan mutlak dengan kaedah kabel, seperti berjalan di lapisan permukaan (microstrip) atau lapisan dalaman (garis garis/garis garis ganda), jarak dari lapisan rujukan (lapisan kuasa atau lapisan tanah), lebar kabel, bahan PCB, dll. Kedua-dua akan mempengaruhi nilai kemudahan karakteristik jejak. Maksudnya, nilai impedance hanya boleh ditentukan selepas kabel. Secara umum, perisian simulasi tidak boleh mempertimbangkan beberapa keadaan kabel dengan impedance berhenti disebabkan keterangan model sirkuit atau algoritma matematik yang digunakan. Pada masa ini, hanya beberapa penghenti (penghentian), seperti perlawanan siri, boleh disimpan pada diagram skematik. Melemahkan kesan penghentian dalam pengendalian jejak. Solusi sebenar untuk masalah adalah untuk mencuba untuk menghindari penghentian impedance apabila kabel. Ketepatan model IBIS secara langsung mempengaruhi keputusan simulasi. Pada dasarnya, IBIS boleh dianggap sebagai data karakteristik elektrik sirkuit ekvivalen dari penimbal cip I/O sebenar, yang secara umum boleh dicapai dengan penukaran dari model SPICE (pengukuran juga boleh digunakan, tetapi terdapat lebih banyak keterangan), dan penghasilan data SPICE dan cip mempunyai mutlak Oleh itu, data SPICE dari peranti yang sama disediakan oleh penghasil cip yang berbeza adalah berbeza, dan data dalam model IBIS yang diubah juga akan berbeza sesuai dengan itu. Dengan kata lain, jika peranti-peranti A â™s digunakan, hanya mereka mempunyai kemampuan untuk menyediakan data model yang tepat untuk peranti mereka, kerana tiada sesiapa yang lebih tahu daripada mereka apa proses peranti mereka dibuat. Jika IBIS yang disediakan oleh pembuat tidak tepat, penyelesaian dasar hanya boleh untuk terus-menerus meminta pembuat untuk memperbaiki.

Tentang isu EMC dan EMI dalam rekaan PCB kelajuan tinggi

Q: Apabila merancang PCB kelajuan tinggi, perisian yang kita gunakan hanya untuk memeriksa peraturan EMC dan EMI yang telah ditetapkan, tetapi dari mana aspek yang perancang patut mempertimbangkan peraturan EMC dan EMI? Bagaimana untuk menetapkan peraturan?

Jawapan: Secara umum rancangan EMI/EMC, kedua-dua aspek radiasi dan dilaksanakan perlu dipertimbangkan. Yang pertama adalah bahagian frekuensi yang lebih tinggi (<30MHz) dan yang terakhir adalah bahagian frekuensi yang lebih rendah (<30MHz). Jadi anda tidak boleh hanya memberi perhatian kepada frekuensi tinggi dan abaikan bahagian frekuensi rendah. Rancangan EMI/EMC yang baik mesti mempertimbangkan lokasi peranti, persediaan tumpukan PCB, kaedah sambungan penting, pemilihan peranti, dll. pada permulaan bentangan. Jika tidak ada rancangan yang lebih baik dari dahulu, maka ia akan ditetapkan sesudah itu. Ia akan melakukan dua kali hasil dengan setengah usaha dan meningkatkan biaya. Contohnya, lokasi generator jam tidak sepatutnya sebanyak mungkin kepada sambungan luaran. Isyarat kelajuan tinggi patut pergi ke lapisan dalaman sebanyak mungkin. Perhatikan padanan impedance karakteristik dan keterusan lapisan rujukan untuk mengurangi refleksi. Kadar slew isyarat yang ditekan oleh peranti seharusnya sebanyak mungkin untuk mengurangi tinggi. Komponen frekuensi, bila memilih kondensator penyahpautan/bypass, perhatikan sama ada balas frekuensi memenuhi keperluan untuk mengurangi bunyi pada pesawat kuasa. Selain itu, perhatikan laluan kembali isyarat frekuensi tinggi semasa untuk membuat kawasan loop sebanyak mungkin (iaitu, impedance loop sebanyak mungkin) untuk mengurangi radiasi. Tanah juga boleh dibahagi untuk mengawal julat bunyi frekuensi tinggi. Akhirnya, pilih dengan betul tanah chassis antara PCB dan rumah.