Teknik PCB - Name

Pembentukan arus lonjakan:

Magnitud arus yang ditarik dari bekalan kuasa apabila litar digital mengeluarkan tahap tinggi biasanya berbeza daripada arus yang disuntik semasa output tahap rendah, iaitu, arus tenggelam semasa output tahap rendah> arus yang ditarik oleh bekalan kuasa.

Bentuk gelombang arus bekalan kuasa puncak berbeza-beza mengikut jenis peranti yang digunakan dan beban kapasitif yang disambungkan ke terminal output.

Sebab utama untuk spike arus adalah:

Tiub T3 dan T4 peringkat output dihidupkan pada masa yang sama dalam reka bentuk pendek. Dalam proses pintu NAND dari output tahap rendah ke tahap tinggi, lompatan negatif voltan input menghasilkan arus pemacu balik yang besar dalam gelung asas T2 dan T3, kerana kedalaman tepuh T3 direka untuk lebih besar daripada T2 Besar, arus pemacu balik akan menyebabkan T2 melarikan diri dari tepuh terlebih dahulu dan dipotong. Selepas T2 dimatikan, potensi pengumpulnya meningkat, menghidupkan T4. Tetapi pada masa ini T3 belum keluar dari tepuh, jadi dalam reka bentuk yang sangat pendek, T3 dan T4 akan dihidupkan pada masa yang sama, dengan itu menjana ic4 yang besar, menyebabkan arus bekalan kuasa membentuk arus puncak. R4 dalam gambar direka untuk mengehadkan arus puncak ini.

R4 dalam litar gerbang TTL berkuasa rendah lebih besar, jadi arus puncaknya lebih kecil. Apabila voltan input berubah dari rendah ke tinggi, tahap output pintu NAND berubah dari tinggi ke rendah. Pada masa ini, T3 dan T4 juga boleh dihidupkan pada masa yang sama. Tetapi apabila T3 mula dihidupkan, T4 berada dalam keadaan penguatan, dan voltan antara pengumpul dan pemancar dua tiub lebih besar, jadi arus puncak yang dihasilkan lebih kecil, dan kesan pada arus bekalan kuasa agak kecil.

Satu lagi penyebab semasa spike adalah pengaruh kapasitasi muatan. Sebenarnya terdapat kondensator muatan CL pada output gerbang NAND. Apabila output pintu berubah dari rendah ke tinggi, tekanan bekalan kuasa dimuatkan oleh T4 ke kondensator CL, sehingga membentuk arus punca.

Apabila output pintu NAND berubah dari aras tinggi ke aras rendah, kondensator CL melepaskan melalui T3. Pada masa ini, arus pembuangan tidak melewati bekalan kuasa, jadi arus pembuangan CL tidak mempunyai kesan pada arus pembuangan kuasa.

Kaedah penindasan arus lonjakan:

1.Mengambil langkah-langkah pada pendawaian papan litar untuk meminimumkan kapasitansi liar garis isyarat;

2. Kaedah lain adalah untuk cuba mengurangkan rintangan dalaman bekalan kuasa supaya arus puncak tidak menyebabkan fluktuasi voltan bekalan kuasa yang berlebihan;

3. Amalan biasa adalah menggunakan kapasitor pemisahan untuk penapisan, biasanya diletakkan di pintu masuk kuasa papan litar.

kondensator pemisahan 1uF～10uF untuk menapis bunyi frekuensi rendah; kondensator pemisahan 0.01uF～0.1uF (kondensator penapis frekuensi tinggi) ditempatkan diantara kuasa dan tanah setiap peranti aktif di papan sirkuit. Penapis bunyi frekuensi tinggi. Tujuan penapisan adalah untuk menapis gangguan AC yang ditakdirkan pada bekalan kuasa, tetapi ia tidak bahawa semakin besar kapasitasi kondensator yang digunakan, semakin baik, kerana kondensator sebenar bukan kondensator ideal dan tidak mempunyai semua ciri-ciri kondensator ideal.

Pilihan kapasitor pemisahan boleh dikira mengikut C = 1 / F, di mana F adalah frekuensi litar, iaitu, 0.1uF untuk 10MHz dan 0.01uF untuk 100MHz. Biasanya, ia boleh menjadi 0.1 ~ 0.01uF.

Kapasitor penapis frekuensi tinggi yang diletakkan di sebelah peranti aktif mempunyai dua fungsi. Salah satunya adalah untuk menapis gangguan frekuensi tinggi yang dijalankan di sepanjang bekalan kuasa, dan yang lain adalah untuk menambah arus puncak yang diperlukan untuk operasi kelajuan tinggi peranti. Oleh itu, penempatan kapasitor perlu dipertimbangkan.

Oleh kerana parameter parasit kapasitor sebenar, ia boleh setara dengan rintangan dan induktans yang disambungkan dalam siri pada kapasitor, yang dipanggil rintangan siri setara (ESR) dan induktans siri setara (ESL). Dengan cara ini, kapasitor sebenar adalah litar resonan siri.

Kapasitor sebenar adalah kapasitif pada frekuensi yang lebih rendah daripada Fr, dan induktif pada frekuensi yang lebih tinggi daripada Fr, jadi kapasitor lebih seperti penapis henti band.

Kapasitor elektrolitik 10uF mempunyai ESL dan Fr yang besar kurang daripada 1MHz, yang mempunyai kesan penapisan yang lebih baik pada bunyi bunyi frekuensi rendah seperti 50Hz, tetapi tidak mempunyai kesan pada bunyi bunyi suis frekuensi tinggi beratus-ratus megabyte.

ESR dan ESL kapasitor ditentukan oleh struktur kapasitor dan medium yang digunakan, dan bukannya kapasitansi. Keupayaan untuk menekan gangguan frekuensi tinggi tidak boleh ditingkatkan dengan menggunakan kapasitor kapasiti yang lebih besar. Untuk jenis kapasitor yang sama, pada frekuensi yang lebih rendah daripada Fr, impedansi kapasiti yang lebih besar lebih kecil daripada kapasiti yang lebih kecil, tetapi jika frekuensi lebih tinggi daripada Fr, ESL menentukan Tidak akan ada perbezaan dalam impedansi antara kedua-dua.

Menggunakan terlalu banyak kapasitor kapasiti besar pada papan litar tidak membantu untuk menapis gangguan frekuensi tinggi, terutamanya apabila menggunakan bekalan kuasa suis frekuensi tinggi. Masalah lain ialah terlalu banyak kapasitor kapasiti besar meningkatkan kesan kepada bekalan kuasa apabila menyalakan dan menukar papan litar panas, yang mungkin menyebabkan masalah seperti penurunan voltan bekalan kuasa, penyambungan penyambung papan litar, dan peningkatan voltan perlahan dalam papan litar.

Letakkan kondensator penyahpautan dalam bentangan PCB

Untuk pemasangan kapasitor, perkara pertama yang perlu disebutkan adalah jarak pemasangan. Kapasitor dengan kapasitansi terkecil mempunyai frekuensi resonan tertinggi dan jari-jari pemisahan terkecil, jadi ia diletakkan paling dekat dengan cip. Kapasiti yang lebih besar boleh lebih jauh, dan lapisan luar mempunyai kapasiti terbesar. Walau bagaimanapun, semua kapasitor yang memisahkan cip harus sedekat mungkin dengan cip.

Titik lain untuk diperhatikan adalah apabila meletakkannya, lebih baik untuk mengedarkannya secara bersamaan di sekitar cip, dan ini mesti dilakukan untuk setiap tahap kapasitasi. Biasanya pengaturan kuasa dan pins tanah dipertimbangkan apabila cip dirancang, dan mereka biasanya disebarkan secara serentak pada empat sisi cip. Oleh itu, gangguan tegangan wujud di seluruh cip, dan pemisahan juga mesti memutuskan seluruh kawasan cip secara bersamaan. Jika kondensator 680pF dalam figur di atas semua ditempatkan di bahagian atas cip, disebabkan masalah radius penyahpautan, maka gangguan tegangan di bahagian bawah cip tidak boleh dihapuskan dengan baik.

Pemasangan kapasitor

Apabila memasang kapasitor, tarik keluar wayar timbal pendek dari pad, dan kemudian sambungkannya ke pesawat kuasa melalui lubang melalui, dan yang sama berlaku untuk terminal tanah. Dengan cara ini, gelung semasa yang mengalir melalui kapasitor adalah: pesawat kuasa-vias-wayar plumbuh-pads-kapasitor-pads-wayar plumbuh-vias-pesawat tanah, angka berikut secara intuitif menunjukkan laluan refluks arus.

Kaedah pertama membawa wayar pemimpin panjang dari pad dan kemudian sambung ke lubang melalui. Ini akan memperkenalkan induksi parasit yang besar. Ini mesti dihindari. Ini adalah kaedah pemasangan terburuk.

Kaedah kedua menggerudi lubang di kedua-dua hujung pad di sebelah pad, yang mempunyai kawasan jalan yang jauh lebih kecil daripada kaedah pertama, dan induktansi parasit juga kecil, yang boleh diterima.

Jenis ketiga adalah untuk menggerudi lubang di sisi pad, yang lebih mengurangkan kawasan gelung, dan induktansi parasit lebih kecil daripada jenis kedua, yang merupakan kaedah yang lebih baik.

Kaedah keempat mempunyai lubang di kedua-dua sisi pad. Berbanding dengan kaedah ketiga, ia setara dengan bahawa setiap hujung kapasitor disambungkan ke pesawat kuasa dan pesawat tanah secara selari melalui vias, yang lebih kecil daripada induktans parasit ketiga. Ruang membenarkan, cuba menggunakan kaedah ini.

Kaedah terakhir adalah untuk menggerudi lubang secara langsung pada pad, dengan induktansi parasit yang paling sedikit, tetapi kimpalan boleh menyebabkan masalah. Sama ada untuk menggunakannya bergantung kepada keupayaan pemprosesan dan kaedah.

Kaedah ketiga dan keempat dicadangkan.

Ia perlu ditekankan bahawa sesetengah jurutera PCB kadang-kadang menggunakan vias biasa untuk pelbagai kapasitor untuk menjimatkan ruang. Jangan lakukan ini dalam apa-apa keadaan. Ia adalah terbaik untuk mencari cara untuk mengoptimumkan reka bentuk gabungan kapasitor dan mengurangkan bilangan kapasitor.

Oleh kerana garis yang dicetak semakin luas, semakin kecil induktansi, garis keluar dari pad ke via harus sebawah mungkin, dan jika mungkin, cuba lebar yang sama dengan pad. Dengan cara ini, walaupun ia adalah kapasitor dalam pakej 0402, anda juga boleh menggunakan wayar timbal lebar 20mil.