Teknik PCB - Name

Kami sering mendapati bahawa beberapa peraturan atau prinsip yang kita anggap sebagai tentu sering mempunyai beberapa kesalahan. jurutera elektronik juga akan mempunyai contoh dalam rancangan PCB. Berikut adalah lapan kesalahpahaman tersingkatkan oleh jurutera rancangan PCB.

Fenomen 1: Keperlukan rancangan PCB papan ini tidak tinggi, jadi gunakan benang yang lebih tipis dan mengatur secara automatik.

Komen: Kawalan automatik pasti akan mengambil kawasan PCB yang lebih besar, dan pada masa yang sama, menghasilkan banyak kali lebih banyak butang daripada kabel manual. Dalam batch besar produk, faktor yang penghasil papan salinan PCB mempertimbangkan untuk pengurangan harga ialah lebar baris, selain faktor perniagaan. Dan bilangan botol, yang berdasarkan itu mempengaruhi hasil PCB dan bilangan bit bor yang dikonsumsi, yang menyimpan biaya penyedia dan mencari sebab untuk pengurangan harga.

Sinyal bas ini semua ditarik oleh pemberontak, jadi saya rasa lega.

Komen: Ada banyak sebab kenapa isyarat perlu ditarik ke atas dan ke bawah, tetapi tidak semua perlu ditarik. Penolak tarik-naik dan tarik-turun menarik isyarat input sederhana, dan semasa kurang dari puluhan mikroamper, tetapi apabila isyarat dipandu ditarik, semasa akan mencapai aras miliamp. Sistem semasa sering mempunyai 32 bit data alamat masing-masing, dan mungkin jika bas tersingkir 244/245 dan isyarat lain ditarik, beberapa watt penggunaan kuasa akan dikonsumsi pada resisten ini.

Fenomen 3: Bagaimana untuk menangani port I/O yang tidak digunakan ini CPU dan FPGA? Biarkan ia kosong dahulu, dan bercakap tentang ia kemudian.

Komen: Jika port I/O yang tidak digunakan ditinggalkan mengapung, ia mungkin menjadi isyarat input yang berulang kali berubah disebabkan sedikit gangguan dari dunia luar, dan penggunaan kuasa peranti MOS pada dasarnya bergantung pada bilangan pusingan sirkuit gerbang. Jika ia ditarik ke atas, setiap pin juga akan mempunyai arus mikroampere, jadi cara terbaik adalah untuk menetapkannya sebagai output (tentu saja, tiada isyarat lain dengan memandu boleh disambungkan ke luar)

Fenomen 4: Tersisa banyak pintu dalam FPGA ini, jadi anda boleh bermain sebanyak yang anda suka.

Komen: Penggunaan kuasa FGPA adalah secara langsung proporsional dengan bilangan flip-flops yang digunakan dan bilangan flips. Oleh itu, penggunaan kuasa jenis FPGA yang sama dalam sirkuit berbeza dan masa berbeza mungkin berbeza dengan 100 kali. Mengurangkan bilangan flip-flops untuk flip kelajuan tinggi adalah cara asas untuk mengurangkan konsumsi kuasa FPGA.

Fenomen 5: Penggunaan kuasa cip kecil ini sangat rendah, jadi tidak perlu dipertimbangkan.

Komen: Sukar menentukan penggunaan kuasa cip dalaman yang tidak terlalu rumit. Ia terutamanya ditentukan oleh semasa pada pin. ABT16244 memakan kurang dari 1 mA tanpa muatan, tetapi penunjuknya adalah setiap pin. Ia boleh memandu muatan 60 mA (seperti yang sepadan dengan perlawanan puluhan ohms), iaitu, penggunaan kuasa maksimum muatan penuh boleh mencapai 60*16=960mA, tentu saja, hanya arus bekalan kuasa begitu besar, dan panas jatuh pada muatan.

Fenomen 6: Ingatan mempunyai banyak isyarat kawalan. Papan saya hanya perlu menggunakan isyarat OE dan WE. Pilihan cip patut didasarkan, supaya data keluar lebih cepat semasa operasi baca.

Komen: Penggunaan kuasa kebanyakan ingatan bila pemilihan cip adalah sah (tidak kira-kira OE dan WE) akan lebih 100 kali lebih besar daripada bila pemilihan cip tidak sah, jadi CS patut digunakan untuk mengawal cip sebanyak mungkin, dan selama keperluan lain dipenuhi. Ia mungkin untuk pendek lebar tekanan pemilihan cip.

Fenomen 7: Mengapa isyarat-isyarat ini melebihi? Selama mereka sepadan dengan baik, mereka boleh dibuang.

Komen: Kecuali beberapa isyarat khusus (seperti 100BASE-T, CML), mereka semua mempunyai overshoot. Selama mereka tidak terlalu besar, mereka tidak perlu dipertambangkan. Walaupun mereka sepadan, mereka tidak perlu sepadan dengan yang terbaik. Contohnya, impedance output TTL kurang dari 50 ohms, dan sekitar 20 ohms. Jika perlawanan yang sepadan besar seperti ini digunakan, semasa akan sangat besar, penggunaan kuasa akan tidak diterima, dan amplitud isyarat akan terlalu kecil untuk digunakan. Selain itu, impedance output isyarat umum apabila mengeluarkan tahap tinggi dan mengeluarkan tahap rendah tidak sama, dan tidak ada cara untuk mencapai padanan lengkap. Oleh itu, persamaan TTL, LVDS, 422 dan isyarat lain boleh diterima selagi overshoot dicapai.

Fenomen 8: Kekurangan konsumsi kuasa adalah masalah karyawan perkakasan, dan tidak ada hubungannya dengan perisian.

Komen: Dalam rancangan papan sirkuit PCB, perkakasan hanyalah tahap, tetapi perisian adalah pelakon. Akses hampir setiap cip di bas dan penukaran setiap isyarat hampir dikawal oleh perisian. Jika perisian boleh mengurangi bilangan akses ke memori luaran (Penggunaan berbilang pembolehubah register, penggunaan lebih banyak CACHE dalaman, dll.), balas tepat pada gangguan (gangguan sering aktif-tahap rendah dan mempunyai resisten tarik-up) dan tindakan khusus lain terhadap papan khusus semua akan membuat usaha yang besar untuk mengurangi konsumsi kuasa. Sumber yang hebat.