Teknik PCB - Hubungan antara impedance karakteristik dan plat dan proses

Hubungan antara impedance karakteristik dan plat dan proses

Penyunting kilang PCB: Formula pengiraan impedance karakteristik Z0 bagi struktur garis microstrip: Z0 = 87/r +1.41 ln5.98H / (0.8W+T)

Antara mereka: Ketebusan H-dielektrik konstan εr-dielektrik W-lebar wayar Ketebusan T-wayar

Semakin rendah εr papan, semakin mudah ia untuk meningkatkan nilai Z0 sirkuit PCB dan sepadan dengan nilai impedance output komponen kelajuan tinggi.

1. Impedansi karakteristik Z0 adalah secara bertentangan proporsional dengan εr plat

Z0 meningkat semasa tebal medium meningkat. Oleh itu, untuk sirkuit frekuensi tinggi dengan Z0 ketat, keperluan ketat ditetapkan pada ralat tebal dielektrik substrat laminat clad tembaga. Secara umum, tebal media tidak boleh berbeza dengan lebih dari 10%.

2. pengaruh tebal dielektrik pada impedance karakteristik Z0

Dengan meningkat ketepatan jejak, meningkat ketepatan dielektrik akan menyebabkan meningkat gangguan elektromagnetik. Oleh itu, untuk garis penghantaran isyarat garis frekuensi tinggi dan garis digital kelajuan tinggi, dengan meningkatkan ketepatan kawat konduktor, ketepatan medium patut dikurangkan untuk menghapuskan atau mengurangkan bunyi atau saling bercakap disebabkan gangguan elektromagnetik, atau untuk mengurangkan jauh εr. Substrat εr.

Menurut formula pengiraan karakteristik Z0 bagi struktur garis microstrip: Z0 = 87/r +1.41 ln5.98H / (0.8W+T)

Ketebasan foli tembaga (T) adalah faktor penting yang mempengaruhi Z0. Lebih besar tebal wayar, lebih kecil Z0. Tetapi julat perubahannya adalah relatif kecil.

3. Kesan tebal foli tembaga pada impedance karakteristik Z0

Semakin tipis tebal foli tembaga, semakin tinggi nilai Z0 boleh diperoleh, tetapi perubahan tebal tidak menyumbang banyak kepada Z0.

Kontribusi foli tembaga tipis ke Z0 tidak sama tepat seperti kontribusi foli tembaga tipis ke penghasilan wayar halus untuk meningkatkan atau mengawal Z0.

Menurut formula:

Z0 = 87/r +1.41 ln5.98H / (0.8W+T)

Lebar garis W lebih kecil, Z0 lebih besar; mengurangi lebar wayar boleh meningkatkan pengendalian karakteristik.

Perubahan lebar baris mempunyai kesan yang jauh lebih jelas pada Z0 daripada perubahan tebal baris.

4. Kesan lebar wayar pada impedance karakteristik Z0

Z0 meningkat dengan cepat semasa lebar baris W menjadi lebih sempit. Oleh itu, untuk mengawal Z0, lebar baris mesti dikawal secara ketat. Pada masa ini, lebar garis penghantaran isyarat W bagi sebahagian besar sirkuit frekuensi tinggi dan sirkuit digital kelajuan tinggi ialah 0.10 atau 0.13 mm. Secara tradisional, penyelesaian kawalan lebar garis ialah ±20%. Kawalan PCB produk elektronik konvensional yang bukan garis penghantaran (panjang wayar <1/7 panjang gelombang isyarat) boleh memenuhi keperluan, tetapi untuk garis penghantaran isyarat dengan kawalan Z0, penjelasan lebar wayar PCB adalah ±20%, yang tidak lagi dapat memenuhi keperluan. Kerana ralat Z0 pada masa ini telah melebihi ±10%.

Contoh adalah seperti ini:

Lebar garis microstrip PCB ialah 100μm, tebal garis ialah 20μm, dan tebal dielektrik ialah 100μm. Jika tebal tembaga PCB selesai adalah seragam, tanya jika lebar baris berubah dengan ±20%, boleh Z0 berada dalam ±10%?

Solusi: Menurut formula

Z0 = 87/r +1.41 ln5.98H / (0.8W+T)

Ganti: lebar baris W0 = 100μm, W1 = 80μm, W2 = 120μm, tebal baris T = 20μm, tebal dielektrik H = 100μm, kemudian: Z01 /Z02 = 1.20

Oleh itu, Z0 hanya ±10% dan tidak dapat mencapai <±10%.

Untuk mencapai impedance karakteristik Z0 <±10%, deviasi lebar wayar mesti dikurangi lebih lanjut, dan ia mesti jauh kurang dari ±20%.

Dengan cara yang sama, untuk mengawal Z0 â¤5%, toleransi lebar wayar mesti dikawal â¤Â±10%.

Oleh itu, ia tidak sukar bagi kita untuk memahami mengapa PTFE PCB dan beberapa FR-4 PCB memerlukan lebar baris ±0.02mm, dan sebabnya adalah untuk mengawal nilai impedance karakteristik Z0.