Data PCB - Prosedur ujian papan PCB dan desain

Sebagai miniaturisasi terus meningkat, Papan PCB teknologi komponen dan wayar juga mengalami kemajuan yang luar biasa, seperti ICs miniatur yang sangat terintegrasi berkemas dalam rumah BGA, dan jarak izolasi antara konduktor telah dikurangkan ke 0.5mm, untuk menamakan dua contoh. Kaedah desain kabel komponen elektronik mempunyai pengaruh semakin meningkat sama ada ujian dalam proses produksi masa depan boleh dilakukan dengan baik. Ini beberapa peraturan penting dan tip yang berguna. By following certain procedures (DFT-Design for Testability, Design for Testability), biaya persiapan dan laksanakan ujian produksi boleh dikurangkan. Prosedur ini telah dikembangkan selama bertahun-tahun dan, tentu saja, ia perlu diperbesar dan disesuaikan sesuai jika teknologi produksi dan komponen baru diperkenalkan. Semasa struktur produk elektronik semakin kecil, ada dua masalah yang sangat menakjubkan: satu ialah ada semakin sedikit nod sirkuit yang boleh dihubungi; yang lain ialah bahawa kaedah seperti Aplikasi Ujian-dalam-Circuit tersekat. Untuk menyelesaikan masalah ini, tindakan yang sepadan boleh diambil dalam bentangan sirkuit, dan kaedah ujian baru dan penyesuaian penyesuaian inovatif boleh diadopsi. Solusi untuk masalah kedua juga melibatkan membuat tugas tambahan untuk sistem ujian yang asalnya digunakan sebagai proses sendirian. These tasks include programming memory components through test systems or implementing integrated component self-tests (Built-in Self Test, BIST, built-in self-test). Memindahkan langkah ini ke dalam sistem ujian, keseluruhan, cipta nilai tambahan. Untuk melaksanakan tindakan-tindakan ini dengan lancar, pertimbangan yang sepadan mesti diambil dalam tahap penelitian dan pembangunan produk.

1. Apa itu kebenaran

Maknanya keterangan boleh dipahami sebagai: jurutera ujian boleh menggunakan kaedah paling mudah untuk mengesan ciri-ciri komponen tertentu untuk melihat sama ada ia boleh memenuhi fungsi yang dijangka. Simple put:

Seberapa sederhana kaedah pengujian sama ada produk memenuhi spesifikasi teknikal?

Berapa cepat anda boleh menulis program ujian?

Seberapa meliputi penemuan kegagalan produk?

Seberapa mudah kaedah untuk mengakses titik ujian?

Praktik rancangan mekanik dan elektrik mesti dianggap untuk mencapai keterangan yang baik. Sudah tentu, untuk mencapai keterangan, ada harga untuk dibayar, tetapi ia mempunyai siri keuntungan untuk seluruh proses, jadi ia adalah satu syarat awal penting untuk produksi yang berjaya.

2. Mengapa mengembangkan teknik ramah ujian

Dalam masa lalu, jika produk tidak dapat diuji pada titik ujian terdahulu, masalah hanya ditekan ke satu titik ujian. Jika cacat produk tidak dapat ditemui semasa ujian produksi, pengenalan dan diagnosis cacat hanya dipindahkan ke ujian fungsi dan sistem. Sebaliknya, hari ini orang cuba mencari cacat secepat mungkin, dan keuntungannya bukan sahaja kosong rendah, tetapi yang lebih penting, produk hari ini sangat kompleks, dan beberapa cacat penghasilan mungkin tidak dikesan sama sekali dalam ujian berfungsi. Contohnya, bagi beberapa komponen untuk perisian atau pemrograman yang dipasang-sedia, terdapat masalah tersebut. (seperti ingatan flash atau ISP: Peranti Programabel dalam Sistem). Program komponen ini mesti dirancang semasa fasa pembangunan, dan sistem ujian mesti menguasai program ini. Menguji rancangan sirkuit ramah biaya sedikit wang, bagaimanapun, menguji rancangan sirkuit sukar biaya lebih. Ujian itu sendiri mempunyai biaya, dan biaya ujian meningkat dengan meningkat siri ujian; dari ujian online ke ujian fungsi dan ujian sistem, biaya ujian meningkat. Melangkah salah satu ujian akan lebih berharga. Peraturan umum adalah untuk meningkatkan biaya setiap ujian dengan faktor 10. Dengan rancangan sirkuit ramah ujian, kesalahan boleh dikesan awal sehingga wang yang dibelanjakan pada rancangan sirkuit ramah ujian boleh disembah dengan cepat.

3. Bagaimana dokumentasi mempengaruhi keterangan

Hanya dengan mengambil keuntungan penuh dari data lengkap dalam pembangunan komponen mungkin untuk mengembangkan program ujian yang boleh mengesan ralat sepenuhnya. Dalam banyak kes, kerjasama dekat antara pembangunan dan ujian diperlukan. Dokumen mempunyai kesan yang tidak diragukan pada pemahaman jurutera ujian tentang fungsi komponen dan strategi ujian pembangunan. Untuk menghindari masalah yang dicipta oleh kekurangan dokumentasi dan pemahaman buruk tentang fungsi komponen, penghasil sistem ujian boleh bergantung pada alat perisian yang secara automatik menghasilkan corak ujian secara rawak, atau bergantung pada kaedah bukan vektor, yang hanya dihitung sebagai penyelesaian yang pantas. Dokumentasi lengkap sebelum ujian mengandungi senarai bahagian, data desain sirkuit (terutamanya data CAD), dan perincian mengenai fungsi komponen perkhidmatan (seperti lembaran data). Dengan semua maklumat yang ada di tangan, ia mungkin untuk kumpil vektor ujian, takrifkan corak kegagalan komponen atau lakukannya pelarasan awal tertentu. Data mekanik tertentu juga penting, seperti yang diperlukan untuk memeriksa komponen untuk tentera dan penyesuaian yang baik. Untuk komponen boleh diprogram, seperti ingatan flash, PLD, FPGA, dll., jika mereka tidak diprogram semasa pemasangan, mereka patut diprogram pada sistem ujian, dan data pemrograman mereka juga mesti diketahui. Data pemrograman untuk peranti flash sepatutnya selesai. Jika cip flash mengandungi data 16Mbit, ia patut dapat menggunakan 16Mbit, yang boleh mencegah kesalahpahaman dan menghindari mengatasi konflik. Ini mungkin berlaku, contohnya, jika memori 4Mbit digunakan untuk menyediakan hanya 300Kbit data kepada komponen. Sudah tentu, data patut disediakan ke dalam format piawai popular, seperti struktur rekod-S Intel Hex atau Motorola. Kebanyakan sistem ujian boleh menerangkan format ini selama mereka boleh program komponen flash atau ISP. Banyak maklumat yang disebut sebelumnya, banyak yang juga diperlukan untuk pembuat komponen. Sudah tentu, perbezaan yang jelas perlu dibuat antara kemudahan dan keterangan, kerana ini adalah konsep yang sama sekali berbeza dan menjadikan tempat yang berbeza.

4. Keadaan kenalan mekanik untuk keterangan yang baik

Walaupun sirkuit dengan keterangan elektrik yang sangat baik boleh sukar untuk diuji tanpa mempertimbangkan peraturan dasar mekanik. Banyak faktor menghapuskan keterangan elektrik. Jika titik ujian tidak cukup atau terlalu kecil, ia sukar bagi penyesuaian katil sonde untuk mencapai setiap nod sirkuit. Jika ralat kedudukan titik ujian dan ralat saiz terlalu besar, akan ada masalah pengulangan ujian yang teruk. Apabila menggunakan penyesuaian katil sonda, perlu diawasi siri rekomendasi mengenai saiz dan posisi lubang kunci dan titik ujian.

5. Prerekwiżit elektrik untuk kebenaran

Prerekwiżit elektrik adalah sama penting untuk boleh diuji dengan baik sebagai syarat kenalan mekanik, dan kedua-dua adalah penting. Sirkuit gerbang tidak boleh diuji. Sebab mungkin terminal input permulaan tidak boleh dihubungi melalui titik ujian, atau terminal input permulaan berada dalam pakej dan tidak boleh dihubungi dari luar. Secara prinsip, kedua-dua kes tidak baik. membuat ujian itu mustahil. Apabila merancang sirkuit, patut dicatat bahawa semua komponen yang hendak diuji oleh kaedah ujian online patut mempunyai beberapa mekanisme untuk memungkinkan setiap komponen untuk diasingkan secara elektrik. Mekanisme ini boleh dicapai dengan mematikan input, yang mengawal output unsur dalam keadaan statik ohmik tinggi. Walaupun hampir semua sistem ujian mampu memandu semula keadaan nod ke keadaan arbitrari, nod yang terlibat masih perlu dilengkapi dengan input lumpuh, pertama membawa nod ke keadaan ohmik tinggi, kemudian aras yang sepadan ditambah "perlahan-lahan". Sama seperti, generator pukulan sentiasa terputus secara langsung dari belakang oscillator melalui petunjuk permulaan, pintu, atau jambatan pemalam. Input permulaan tidak sepatutnya disambung secara langsung ke sirkuit tetapi sepatutnya disambung ke sirkuit melalui resistor 100-ohm. Setiap komponen sepatutnya mempunyai pemula, reset atau kawal pin sendiri. Ia mesti dihindari bahawa input permulaan bagi banyak komponen berkongsi pemberontak yang disambung ke sirkuit. Peraturan ini juga berlaku pada komponen ASIC, yang juga sepatutnya mempunyai pin utama melalui mana output boleh dibawa ke keadaan ohmic tinggi. Ia juga sangat berguna bagi penguji untuk memulakan tetapan semula jika komponen boleh ditetapkan semula bila tekanan operasi diaktifkan. Dalam kes ini, komponen boleh ditempatkan dalam keadaan tertentu sebelum ujian. Pemimpin komponen yang tidak digunakan juga patut capai, kerana seluar pendek yang tidak ditemui di tempat ini juga boleh menyebabkan kegagalan komponen. Selain itu, gerbang yang tidak digunakan sering digunakan kemudian untuk peningkatan rancangan, dan mereka mungkin dipakai semula ke dalam sirkuit. Jadi ia juga penting bahawa mereka diuji dari awal untuk memastikan artefak mereka boleh dipercayai.

6. Tentang memori flash dan komponen lain yang boleh diprogram

Masa pemrograman ingatan Flash kadang-kadang boleh panjang (sehingga 1 minit untuk ingatan besar atau bank ingatan). Oleh itu, pemandu balik komponen lain tidak dibenarkan pada masa ini, jika tidak, ingatan flash mungkin rosak. Untuk menghindari ini, semua komponen tersambung ke garis kawalan bas alamat mesti ditempatkan dalam keadaan ohmic tinggi. Sama seperti, bas data mesti boleh diasingkan untuk memastikan ingatan flash telah dimuatkan dan tersedia untuk program lanjut. Terdapat beberapa keperluan untuk komponen program dalam sistem (ISP), produk dari syarikat seperti Altera, Xilinx, dan Lettuce, serta keperluan istimewa lain. Selain persyaratan mekanik dan elektrik untuk keterangan patut dijamin, kemungkinan pemrograman dan pengesahihan data juga dijamin. Untuk komponen Altera dan Xilinx, format vektor siri (Serial VectorFormat SVF) digunakan, yang baru-baru ini telah menjadi piawai industri. Banyak sistem ujian boleh program komponen dan data input pengguna tersebut dalam format vektor siri (SVF) untuk uji generator isyarat. Program unsur ini oleh Sempadan-Isian-Kette JTAG juga program format data siri. Apabila mengumpulkan data pemrograman, penting untuk mempertimbangkan seluruh rantai komponen dalam sirkuit dan tidak memulihkan data hanya kepada komponen yang diprogramkan. Apabila diprogram, generator isyarat ujian automatik mempertimbangkan seluruh rantai komponen dan plug komponen lain ke dalam model bypass. Sebaliknya, Lattice memerlukan data dalam format JEDEC dan diprogram secara selari melalui input dan output biasa. Selepas program, data juga digunakan untuk memeriksa fungsi komponen. Data yang diberikan oleh jabatan pembangunan sepatutnya semudah mungkin digunakan secara langsung oleh sistem ujian, atau dengan perubahan sederhana.

7. Apa yang perlu diperhatikan untuk imbas sempadan (JTAG)

Komponen berdasarkan jaringan halus komponen kompleks menyediakan jurutera ujian dengan beberapa titik ujian yang boleh dicapai. Ia masih mungkin untuk meningkatkan keterangan pada titik ini juga. Pengimbasan-sempadan dan teknik ujian-diri terpasang boleh digunakan untuk ini untuk pendek masa selesai ujian dan memperbaiki keputusan ujian. Untuk jurutera pembangunan dan jurutera ujian, strategi ujian berdasarkan imbas-sempadan dan teknik ujian-diri terpasang pasti akan menambah kepada biaya. Development engineers must use boundary-scan components (IEEE-1149.1-standard) in the circuit, and try to make the corresponding specific test leads accessible (such as test data input-TDI, uji output data-TDO, frekuensi jam ujian - TCK, dan pemilihan mod ujian - TMS dan ggf. test reset). The test engineer develops a boundary scan model (BSDL - Boundary Scan Description Language) for the component. Pada titik ini, dia mesti tahu apa fungsi imbas sempadan dan arahan sokongan komponen. Ujian imbas-sempadan boleh diagnosis seluar pendek dan terbuka ke aras utama. Selain itu, jika jurutera pembangunan telah dinyatakan, ujian automatik komponen boleh dipicu oleh perintah imbas sempadan "RunBIST". Terutama apabila terdapat banyak ASICs dan komponen kompleks lain dalam sirkuit, tiada model ujian biasa untuk komponen ini. Dengan menggunakan komponen imbas-sempadan, biaya membentuk model ujian boleh dikurangkan. Kadar masa dan pengurangan kos berbeza bagi setiap unsur. Untuk sirkuit dengan IC, jika 100% penemuan diperlukan, kira-kira 400,000 vektor ujian diperlukan. Dengan menggunakan imbas sempadan, bilangan vektor ujian boleh dikurangkan kepada ratusan pada kadar pengesan ralat yang sama. Oleh itu, kaedah imbas sempadan sangat berguna bila tiada model ujian, atau apabila nod yang menyentuh sirkuit tersekat. Sama ada hendak menggunakan imbas sempadan bergantung pada peningkatan kos pembangunan dan penghasilan. Isian-sempadan mesti timbangan terhadap masa yang diperlukan untuk mencari ralat, masa ujian, masa untuk pasar, kost penyesuaian, dan menyimpan sebanyak mungkin. Dalam banyak kes, campuran kaedah ujian dalam baris tradisional dengan kaedah imbas-sempadan adalah penyelesaian pada Papan PCB.