Data PCB - Analisi isyarat Transient dalam Ralat Papan PCB

Balasan sementara dalam sambungan dan pada garis kuasa dalam Papan PCB adalah penyebab ralat bit, jitter masa, dan masalah integriti isyarat lain. Anda boleh menentukan langkah desain untuk dilakukan dalam merancang sirkuit sempurna menggunakan analisis isyarat sementara. Analisis isyarat sementara dalam sirkuit sederhana boleh diperiksa secara manual dan dikira, membolehkan tindak balas sementara dipotong melalui masa. Sirkuit yang lebih kompleks boleh sukar untuk dianalisis secara manual. Sebaliknya, anda boleh guna simulator untuk analisis isyarat sementara domain-masa semasa desain simulator. Anda bahkan tidak memerlukan keterampilan pengekodan jika anda menggunakan perisian desain yang betul. Secara Formal, transients may occur in circuits that can be written as a set of coupled first-order linear or nonlinear differential equations (autonomous or non-autonomous). Balasan sementara boleh ditentukan dalam beberapa cara.

Balasan sementara tanpa balas balik dalam sirkuit masa-invarian jatuh ke dalam salah satu daripada tiga situasi:

1) Terlebihan: Balasan yang berkurang perlahan, tiada oscilasi

2) Pemegangan kritikal: balas pecahan cepat, tiada oscilasi

3) Pemegangan yang tidak mencukupi: balas oscilator yang dipotong

Untuk simulasi sirkuit, anda boleh jalankan simulasi analisis isyarat sementara secara langsung dari skema. Ini memerlukan pertimbangan dua aspek perilaku sirkuit:

1) Isyarat pemacu. Ini menentukan perubahan dalam tenaga input/aras semasa yang menyebabkan balas sementara. Ini boleh melibatkan perubahan diantara dua aras isyarat (iaitu menukar isyarat digital), dip atau spike dalam aras isyarat input semasa, atau sebarang perubahan arbitrari lain dalam isyarat pemacu. Anda mungkin mempertimbangkan memandu dengan isyarat sinusoidal atau bentuk gelombang periodik arbitrari. Anda juga boleh mempertimbangkan masa naik terbatas isyarat semasa ia bertukar antara dua aras.

2) Keadaan awal. Ini menentukan keadaan sirkuit apabila isyarat pemacu berubah atau bentuk gelombang pemacu diaktifkan. Anggap pada masa t=0, sirkuit awalnya dalam keadaan tetap (ie, tiada balasan sementara sebelumnya dalam sirkuit). Jika tiada syarat awal dinyatakan, tekanan dan semasa dianggap sebagai sifar pada t=0. Selepas menjalankan simulasi, anda akan diberi output yang meliputi isyarat input dan output, membolehkan anda melihat persis bagaimana perubahan yang berbeza dalam aras isyarat menghasilkan balas sementara. Contoh untuk menukar isyarat digital dipaparkan di bawah. Dalam litar ini, kita anggap bahawa syarat awal tidak dinyatakan. Balasan sementara semasa menunjukkan ketinggalan dan ketinggalan berat disebabkan kelemahan yang tidak cukup. One solution here is to add some series resistance at the source to increase damping. Solusi yang lebih baik adalah untuk mengurangi induktan atau meningkatkan kapasitas dalam sirkuit untuk membawa balasan ke dalam keadaan damp.

Analisis isyarat sementara selepas skema dan bentangan

Output adalah sama dengan yang dilihat dalam simulasi bentuk gelombang terrefleks, di mana insiden dan gelombang terrefleks dibandingkan dalam simulasi selepas bentangan. Perbezaan, dalam kes ini, adalah bahawa kita sedang bekerja pada skema yang tidak mempertimbangkan parasit dalam papan PCB. Dalam simulasi selepas bentangan, parasitik dianggap dan hasil analisis isyarat sementara and a mungkin memberitahu anda untuk membuat beberapa perubahan bentangan atau tumpukan untuk mengurangi bunyi yang diterangkan di atas. Jika keputusan di atas dilihat dalam simulasi integriti isyarat selepas-layout bagi garis penghantaran, satu penyelesaian adalah untuk mengurangkan induktansi loop dalam sambungan dan skala ke bawah kapasitasi. Ini akan meningkatkan damping litar tanpa mengubah impedance karakteristik. Ini juga menggerakkan frekuensi resonan dalam sirkuit ke nilai yang lebih tinggi, mengurangkan amplitud bunyi. Pilihan lain ialah penghentian siri pada pemacu.

Analisi Pole Zero

Alternatif untuk simulasi domain masa adalah menggunakan analisis polo-sifar. This technique brings the circuit into the Laplace domain and computes the poles and zeros in the circuit. Ini membolehkan anda melihat secara segera bagaimana tindak balas isyarat sementara dalam sirkuit. Perhatikan bahawa jenis simulasi ini masih boleh mempertimbangkan keadaan awal dalam analisis isyarat sementara, jadi keputusan lebih umum. Namun, anda tidak dapat melihat secara langsung ukuran isyarat sementara kerana anda tidak secara eksplicit mempertimbangkan perilaku bentuk gelombang input.

Kestabilan dan Kesegangan dalam Analisi Isyarat Transient

Satu perkara yang perlu diketahui di sini adalah kemungkinan ketidakstabilan dalam sirkuit yang mengandungi balas balik. Dalam sirkuit biasa, anda akan periksa skema dan bentangan PCB, anda akan hampir sentiasa bertemu pengganti yang stabil. Contoh di atas menunjukkan balasan yang stabil. Walaupun oscilasi sementara, isyarat akhirnya runtuh ke keadaan yang tetap. Dalam sirkuit dengan balas balik yang kuat, oscilasi sementara boleh menjadi tidak stabil dan tumbuh melalui masa. Penampilan adalah situasi yang diketahui di mana perubahan panas atau balas yang kurang dampak kuat dalam kehadiran balas balik kuat boleh mendorong balas penyampilan menjadi tidak stabil dan ketepuan. Sirkuit tidak linear-invarian masa yang satur akan memaksa amplitud tidak stabil ini untuk menetapkan ke aras konstan. Dalam analisis isyarat sementara, anda boleh dengan mudah melihat ketidakstabilan dalam domain masa; ini akan muncul dengan peningkatan eksponensial dalam output dalam keadaan lemah. In pole-zero analysis, bahagian sebenarnya adalah positif pada Papan PCB.