Data PCB - Kaedah Raka Papan PCB Digital Kelajuan Tinggi untuk Integriti Isyarat

Kertas ini memperkenalkan kaedah desain untuk isyarat digital kelajuan tinggi Papan PCB berdasarkan analisis komputer integriti isyarat. Dalam kaedah desain ini, pertama, model penghantaran isyarat pada Papan PCB aras akan ditetapkan untuk semua isyarat digital kelajuan tinggi, dan ruang penyelesaian desain akan ditemui melalui pengiraan dan analisis integriti isyarat, dan Papan PCB akan selesai berdasarkan ruang penyelesaian. desain dan pengesahan.

Dengan peningkatan kelajuan tukar output sirkuit terintegrasi dan peningkatan ketepatan PCB, integriti isyarat telah menjadi salah satu isu yang mesti bimbang dalam desain digital kelajuan tinggi Papan PCBs. Faktor seperti parameter komponen dan papan PCB, bentangan komponen pada papan PCB, dan kabel isyarat kelajuan tinggi boleh menyebabkan masalah integriti isyarat, yang menyebabkan operasi sistem tidak stabil, atau bahkan tiada kerja sama sekali. Bagaimana untuk mempertimbangkan faktor integriti isyarat dalam proses reka PCB dan mengambil tindakan kawalan yang efektif telah menjadi topik panas dalam industri reka PCB hari ini. Kaedah reka PCB digital kelajuan tinggi berdasarkan analisis komputer integriti isyarat boleh secara efektif menyadari integriti isyarat reka PCB.

1. Paparan ringkasan isu keseluruhan isyarat

Integriti isyarat (SI) merujuk kepada kemampuan isyarat untuk menjawab dengan masa dan tekanan yang betul dalam sirkuit. Sirkuit mempunyai integriti isyarat yang baik jika isyarat dalam sirkuit boleh mencapai IC dengan masa, durasi, dan amplitud tekanan yang diperlukan. Sebaliknya, masalah integriti isyarat berlaku apabila isyarat tidak menjawab dengan betul. Secara lebar, masalah integriti isyarat terutama muncul dalam lima kawasan: lambat, refleksi, saling bercakap, bunyi tukar bersamaan (SSN), dan kompatibilitas elektromagnetik (EMI). Lembatan bermakna isyarat dihantar dengan kelajuan terbatas pada wayar papan PCB. Isyarat dihantar dari penghantar ke penerima, dan ada perlahan penghantaran di antara. Lembatan isyarat akan mempengaruhi masa sistem. Dalam sistem digital kelajuan tinggi, perlahan penyebaran terutamanya ditentukan oleh panjang wayar dan konstan dielektrik medium disekitar wayar. Selain itu, apabila keterlaluan karakteristik wayar pada PCB (dipanggil garis trasmis dalam sistem digital kelajuan tinggi) tidak sepadan dengan keterlaluan muatan, selepas isyarat mencapai hujung penerima, sebahagian tenaga akan direfleksikan kembali sepanjang garis trasmis, mengganggu bentuk gelombang isyarat dan bahkan muncul isyarat melebihi dan melebihi bawah. Jika isyarat melompat balik dan balik pada garis transmisi, ia boleh menyebabkan bunyi dan bunyi. Oleh kerana terdapat kapasitas bersama-sama dan induksi bersama-sama antara mana-mana dua peranti atau wayar pada PCB, apabila isyarat pada satu peranti atau satu wayar berubah, perubahannya akan mempengaruhi peranti lain atau peranti lain melalui kapasitas bersama-sama dan induksi bersama-sama. wayar, itu adalah percakapan salib. Kekuatan percakapan salib bergantung pada geometri dan jarak bersama peranti dan wayar.

Apabila banyak isyarat digital pada PCB ditukar secara serentak (seperti bas data CPU, bas alamat, dll.), disebabkan impedance pada garis kuasa dan garis tanah, bunyi penyukar serentak akan dijana, dan pesawat tanah akan melompat pada garis tanah. Noise (abbreviated to ground bounce). Kekuatan SSN dan lompatan tanah juga bergantung pada ciri-ciri IO sirkuit terintegrasi, pengendalian lapisan bekalan kuasa dan lapisan lapisan lapisan tanah PCB, dan bentangan dan kabel peranti kelajuan tinggi pada PCB. Selain itu, seperti peranti elektronik lain, papan PCB juga mempunyai masalah kesesuaian elektromagnetik, yang terutama berkaitan dengan bentangan dan kaedah kabel papan PCB.

2. Tradisional Papan PCB desain method

Dalam proses rancangan tradisional, rancangan papan PCB terdiri dari langkah seperti rancangan sirkuit, rancangan bentangan, produksi papan PCB, pengukuran, dan penyahpepijatan. Dalam tahap desain sirkuit, kerana kekurangan kaedah analisis yang efektif dan cara untuk ciri-ciri pemindahan isyarat pada papan PCB sebenar, desain sirkuit biasanya hanya boleh dilakukan mengikut penghasil komponen dan cadangan dan pengalaman desain masa lalu. Oleh itu, untuk projek reka baru, biasanya sukar membuat pemilihan yang betul faktor seperti topologi isyarat dan parameter komponen mengikut situasi khusus. Dalam tahap rancangan bentangan PCB, ia juga sukar untuk menganalisis dan menilai perubahan prestasi isyarat disebabkan oleh bentangan komponen dan laluan isyarat PCB dalam masa sebenar, jadi kualiti rancangan bentangan lebih bergantung pada pengalaman desainer. Dalam tahap produksi papan PCB, kerana proses setiap papan PCB dan penghasil komponen tidak sama, parameter papan PCB dan komponen biasanya mempunyai julat toleransi yang besar, membuat prestasi papan PCB lebih sukar untuk dikawal. Dalam proses reka papan PCB tradisional, prestasi papan PCB hanya boleh dihukum dengan pengukuran instrumen selepas produksi selesai. Masalah ditemui dalam tahap penyahpepijatan papan PCB mesti diubah suai dalam reka papan PCB berikutnya. Tetapi yang lebih sukar adalah bahawa beberapa masalah sering sukar untuk kuantifikasi ke dalam parameter dalam rancangan sirkuit terdahulu dan rancangan bentangan. Oleh itu, untuk papan PCB yang lebih kompleks, secara umum perlu mengulang proses di atas banyak kali untuk akhirnya memenuhi keperluan desain. Ia boleh dilihat bahawa dengan kaedah reka papan PCB tradisional, siklus pembangunan produk panjang, dan biaya penyelidikan dan pembangunan adalah sebanding dengan tinggi.

3. Kaedah reka papan PCB berdasarkan analisis integriti isyarat

Proses reka papan PCB berdasarkan analisis komputer integriti isyarat dipaparkan dalam Gambar 2. Dibandingkan dengan kaedah reka papan PCB tradisional, kaedah reka berdasarkan analisis integriti isyarat mempunyai ciri-ciri berikut: Sebelum reka papan PCB, model integriti isyarat penghantaran isyarat digital kelajuan tinggi telah ditetapkan pertama kali. Menurut model SI, satu siri pra-analisis dilakukan pada masalah integriti isyarat, dan jenis komponen yang sesuai, parameter, dan topologi sirkuit dipilih menurut keputusan pengiraan simulasi, sebagai dasar untuk desain sirkuit. Dalam proses rancangan sirkuit, skema rancangan dihantar ke model SI untuk analisis integriti isyarat, dan julat toleransi komponen dan parameter papan PCB, struktur topologi dan perubahan parameter yang mungkin dalam rancangan bentangan papan PCB, dan faktor lain disertai untuk mengira dan analisis rancangan. Ruang penyelesaian skema. Selepas rancangan sirkuit selesai, setiap isyarat digital kelajuan tinggi sepatutnya mempunyai ruang penyelesaian yang terus menerus dan boleh dicapai. Maksudnya, apabila parameter papan PCB dan komponen berubah dalam julat tertentu, bentangan komponen pada papan PCB dan kaedah kabel garis isyarat pada papan PCB mempunyai fleksibiliti tertentu, integriti isyarat masih boleh dijamin. Perlu. Sebelum rancangan bentangan papan PCB bermula, nilai sempadan setiap ruang penyelesaian isyarat yang diperoleh digunakan sebagai keadaan kekangan rancangan bentangan, yang digunakan sebagai as as rancangan untuk bentangan dan kabel papan PCB. Semasa proses rancangan bentangan PCB, rancangan sepenuhnya atau sepenuhnya selesai dihantar kembali ke model SI untuk analisis integriti isyarat selepas rancangan untuk mengesahkan sama ada rancangan bentangan sebenar memenuhi keperluan integriti isyarat yang dijangka. Jika keputusan simulasi tidak dapat memenuhi keperluan, rancangan bentangan atau bahkan rancangan sirkuit perlu diubahsuai, yang boleh mengurangi risiko kegagalan produk disebabkan rancangan yang salah. Selepas rancangan papan PCB selesai, produksi papan PCB boleh dilakukan. Julat toleransi bagi parameter penghasilan PCB sepatutnya berada dalam ruang penyelesaian analisis integriti isyarat. Selepas Papan PCB dihasilkan, instrumen digunakan untuk mengukur dan nyahpepijat untuk mengesahkan kelakaran analisis SI dan SI dan menggunakan ini sebagai as as untuk memperbaiki model. Berdasarkan model SI yang betul dan kaedah analisis, papan PCB boleh diselesaikan tanpa atau hanya dengan beberapa pengubahsuaian berulang untuk desain dan produksi, yang boleh pendek siklus pembangunan produk dan mengurangi biaya pembangunan.

4. Model Analisi Integriti Isyarat

Dalam kaedah reka papan PCB berdasarkan analisis komputer integriti isyarat, bahagian yang paling penting adalah pembangunan model integriti isyarat aras papan PCB, yang berbeza dari kaedah reka tradisional. Kebetulan model SI akan menentukan kebijaksanaan desain, dan kebijaksanaan model SI akan menentukan kebijaksanaan kaedah desain ini.

4.1. Model SI desain papan PCB

Sudah ada pelbagai model yang boleh digunakan untuk analisis integriti isyarat aras PCB dalam rancangan elektronik. Di antara mereka, ada tiga yang biasanya digunakan, iaitu SPICE, IBIS, dan Verilog-A.

a. Model SPICE

SPICE adalah simulator sirkuit analog untuk tujuan umum yang kuat. Sekarang model SPICE telah digunakan secara luas dalam rancangan elektronik, dan dihasilkan dua versi utama: HSPICE dan PSPICE, HSPICE terutama digunakan dalam rancangan sirkuit terintegrasi, dan PSPICE terutama digunakan dalam papan PCB dan rancangan aras sistem. Model SPICE terdiri dari dua bahagian: Persamaan Model dan Parameter Model. Oleh kerana persamaan model disediakan, model SPICE dan algoritma simulator boleh dipasang secara dekat, dan keputusan analisis dan analisis yang lebih baik boleh dicapai. Apabila menggunakan model SPICE untuk melakukan analisis SI pada aras papan PCB, perancang sirkuit terintegrasi dan penghasil diperlukan untuk menyediakan model SPICE terperinci dan tepat yang menjelaskan subsirkuit unit sirkuit I/O terintegrasi dan parameter penghasilan karakteristik semikonduktor. Oleh kerana bahan-bahan ini biasanya milik kepunyaan intelektual dan kerahasiaan perancang dan pembuat, hanya beberapa pembuat semikonduktor akan menyediakan model SPICE yang sepadan dengan produk cip. Ketepatan analitik model SPICE bergantung pada parameter model (iaitu, sifat data) dan julat yang berlaku bagi persamaan model. Persamaan model juga boleh mempengaruhi ketepatan analisis bila digabungkan dengan pelbagai simulator digital. Selain itu, pengiraan simulasi model SPICE pada aras papan PCB relatif besar, dan analisis memakan masa.

b. Model IBIS

Model IBIS dahulu dikembangkan oleh Intel Corporation untuk analisis integriti isyarat digital pada aras papan PCB dan aras sistem. Ia kini dikendalikan oleh Forum terbuka IBIS dan adalah piawai industri rasmi (EIA/ANSI 656-A). Model IBIS menggunakan bentuk jadual I/V dan V/T untuk menggambarkan ciri-ciri sel dan pin sirkuit integrat digital. Kerana model IBIS tidak perlu menggambarkan rancangan dalaman bagi parameter penghasilan sel I/O dan transistor, ia telah diterima dan disokong oleh penghasil semikonduktor. Semua pembuat litar integrasi digital utama kini mampu menyediakan model IBIS yang sepadan dengan cip. Ketepatan analitik model IBIS bergantung pada bilangan titik data dan darjah data dalam jadual I/V dan V/T. Kerana simulasi aras papan PCB berdasarkan model IBIS mengadopsi pengiraan jadual carian-up, jumlah pengiraan adalah kecil, biasanya hanya 1/10 hingga 1/100 daripada model SPICE yang sepadan.

c. Verilog-AMS model and VHDL-AMS model

Verilog-AMS dan VHDL-AMS telah berada di sekitar selama kurang dari 4 tahun dan adalah piawai baru. Sebagai bahasa pemodelan tingkah laku perkakasan, Verilog-AMS dan VHDL-AMS adalah superset Verilog dan VHDL, berdasarkan, sementara Verilog-A adalah subset Verilog-AMS. Tidak seperti model SPICE dan IBIS, dalam bahasa AMS, terserah kepada pengguna untuk menulis persamaan yang menggambarkan perilaku komponen. Sama seperti model IBIS, bahasa pemodelan AMS adalah format model independen yang boleh digunakan dalam banyak jenis alat simulasi yang berbeza. Persamaan AMS juga boleh ditulis pada tahap yang berbeza: tahap transistor, tahap sel I/O, kumpulan sel I/O, dll. Oleh kerana Verilog-AMS dan VHDL-AMS adalah piawai baru, hanya beberapa pembuat semikonduktor boleh menyediakan model AMS sejauh ini, dan terdapat lebih sedikit simulator yang boleh menyokong AMS daripada SPICE dan IBIS. However, the feasibility and computational accuracy of the AMS model in PCB-level signal integrity analysis is not inferior to those of the SPICE and IBIS models.

4.2 Pemilihan model

Oleh kerana tiada model bersatu untuk menyelesaikan semua analisis integriti isyarat aras PCB, dalam rancangan papan PCB digital kelajuan tinggi, perlu campuran model di atas untuk menetapkan model transmisi isyarat kunci dan isyarat sensor. Untuk peranti pasif diskret, model SPICE yang disediakan oleh pembuat boleh dicari, atau model SPICE yang mudah boleh ditetapkan dan digunakan secara langsung melalui pengukuran percubaan. Untuk sirkuit integrasi digital kritik, model IBIS yang disediakan oleh pembuat mesti dicari. Pada masa ini, kebanyakan perancang dan penghasil IC mampu menyediakan model IBIS yang diperlukan bersama dengan cip melalui laman web atau cara lain. Untuk sirkuit integrasi bukan-kritik, jika model IBIS pembuat tidak boleh dicapai, model IBIS yang sama atau lalai juga boleh dipilih mengikut fungsi pins cip. Sudah tentu, model IBIS yang mudah juga boleh ditetapkan dengan pengukuran eksperimen. Untuk garis penghantaran pada papan PCB, model SPICE mudah bagi garis penghantaran boleh digunakan dalam pra-analisis integriti isyarat dan analisis ruang penyelesaian, dan dalam analisis selepas wayar, model SPICE lengkap bagi garis penghantaran perlu digunakan mengikut rancangan bentangan sebenar.

5. Kombinkan kaedah desain dengan perisian EDA yang wujud

Pada masa ini, tiada perisian EDA terpasang dalam industri reka papan PCB untuk menyelesaikan kaedah reka di atas, jadi ia mesti diselesaikan melalui kombinasi beberapa alat perisian umum. Guna perisian SPICE umum (seperti PSPICE, HSPICE, dll.) untuk membina model SPICE untuk peranti diskret, pasif dan garis penghantaran pada PCB, dan nyahpepijat dan sahkan. Tambah model SPICE/IBIS yang diperoleh bagi setiap komponen dan garis penghantaran ke perisian analisis integriti isyarat umum, seperti SPECCTRAQuest, HyperLynx, Tau, IS_Analyser, dll., menetapkan model analisis SI isyarat pada papan PCB, dan melakukan pengiraan analisis integriti isyarat Analytical. Guna fungsi pangkalan data perisian analisis SI, atau guna perisian pangkalan data umum lain, untuk mengatur dan menganalisis lebih lanjut keputusan operasi simulasi untuk mencari ruang penyelesaian yang ideal. Mengambil nilai sempadan ruang penyelesaian sebagai as as rancangan sirkuit PCB dan ketat rancangan bentangan, perisian EDA untuk rancangan PCB umum, seperti OrCAD, Protel, PADS, PowerPCB, Allegro, dan Mentor, digunakan untuk menyelesaikan rancangan sirkuit PCB dan rancangan Bentangan. Apabila rancangan bentangan papan PCB selesai, parameter sirkuit rancangan sebenar (seperti topologi, panjang, jarak, dll.) boleh secara automatik atau secara manual diekstrak melalui perisian rancangan bentangan di atas dan dihantar semula ke perisian analisis integriti isyarat terdahulu untuk kabel. Analisis SI untuk mengesahkan sama ada rancangan sebenar memenuhi keperluan ruang penyelesaian. Apabila papan PCB dihasilkan, persamaan setiap model dan pengiraan simulasi juga boleh disahkan dengan pengukuran alat percubaan.

The Kaedah desain has strong practical significance for the desain and development of high-speed digital Papan PCBs, which can not only effectively improve the performance of product desain, tetapi juga mengurangi siklus pembangunan produk dan mengurangi biaya pembangunan. Ia boleh dijangka bahawa dengan peningkatan terus menerus dan peningkatan model analisis integriti isyarat dan algoritma analisis pengiraan, the Papan PCB Kaedah desain based on the signal integrity computer analysis will be more and more applied in the design of electronic products.