Berita PCB - Analisis masalah umum dalam Rancangan Kuasa rendah dalam Rancangan PCB

Evaluasi dan Analisi Masalah Komuni dalam Rancang Kuasa rendah dalam Rancang PCB

Pertanyaan 1: Sistem kita berkuasa dengan 220V, jadi kita tidak perlu peduli tentang penggunaan kuasa. Ralat: Ralat kuasa rendah bukan hanya untuk menyimpan kuasa, tetapi juga untuk mengurangi kos modul bekalan kuasa dan sistem pendinginan, dan mengurangi gangguan radiasi elektromagnetik dan bunyi panas disebabkan mengurangi semasa. Sebagaimana suhu peralatan menurun, kehidupan peralatan diperluaskan secara sepadan (suhu operasi peralatan setengah konduktor meningkat dengan 10 darjah, dan kehidupan diperluaskan dengan setengah)

Soalan 2: isyarat bas ini semua ditarik oleh penentang, jadi saya merasa lega

Komen: Ada banyak sebab kenapa isyarat perlu ditarik ke atas dan ke bawah, tetapi tidak semua perlu ditarik. Penolak tarik-naik dan tarik-turun menarik isyarat input sederhana, dan semasa kurang dari puluhan mikroamper, tetapi apabila isyarat dipandu ditarik, semasa akan mencapai aras miliamp. Sistem semasa sering mempunyai 32 bit data alamat masing-masing, dan mungkin jika bas tersingkir 244/245 dan isyarat lain ditarik, beberapa watt penggunaan kuasa akan dikonsumsi pada resisten ini (jangan guna konsep 80 sen per kilowatt jam untuk merawat beberapa watt penggunaan kuasa ini).

Soalan 3: Bagaimana untuk menangani port I/O yang tidak digunakan ini CPU dan FPGA? Biarkan ia kosong dahulu, dan bercakap tentang ia kemudian

Komen: Jika port I/O yang tidak digunakan ditinggalkan mengapung, ia mungkin menjadi isyarat input yang berulang kali berubah dengan sedikit gangguan dari dunia luar. Penggunaan kuasa peranti MOS pada dasarnya bergantung pada bilangan pusingan sirkuit gerbang. Jika ia ditarik ke atas, setiap pin juga akan mempunyai arus mikroampere, jadi cara terbaik adalah untuk menetapkannya sebagai output (tentu saja, tiada isyarat lain dengan memandu boleh disambungkan ke luar)

Soalan 4: Tersisa banyak pintu dalam FPGA ini, jadi anda boleh menggunakannya untuk kandungan hati anda

Komen: Penggunaan kuasa FGPA adalah proporsional dengan bilangan flip-flops yang digunakan dan bilangan flips, jadi penggunaan kuasa jenis FPGA yang sama dalam sirkuit berbeza dan masa berbeza mungkin 100 kali berbeza. Mengurangkan bilangan flip-flops untuk flip kelajuan tinggi adalah cara asas untuk mengurangkan konsumsi kuasa FPGA.

Pertanyaan 5: Penggunaan kuasa cip kecil ini sangat rendah, jadi tidak perlu mempertimbangkan

Komen: Sukar menentukan penggunaan kuasa cip dalaman yang tidak terlalu rumit. Ia terutamanya ditentukan oleh semasa pada pin. ABT16244 memakan kurang dari 1 mA tanpa muatan, tetapi penunjuknya adalah setiap pin. Ia boleh memandu muatan 60 mA (seperti yang sepadan dengan perlawanan puluhan ohms), iaitu, penggunaan kuasa maksimum muatan penuh boleh mencapai 60*16=960mA, tentu saja, hanya arus bekalan kuasa begitu besar, dan panas jatuh pada muatan.

Soalan 6: ingatan mempunyai banyak isyarat kawalan. Papan saya hanya perlu menggunakan isyarat OE dan WE. Pilihan cip patut didasarkan, supaya data keluar lebih cepat semasa operasi baca.

Komen: Penggunaan kuasa kebanyakan ingatan bila pemilihan cip adalah sah (tidak kira-kira OE dan WE) akan lebih 100 kali lebih besar daripada bila pemilihan cip tidak sah, jadi CS patut digunakan untuk mengawal cip sebanyak mungkin, dan selama keperluan lain dipenuhi. Ia mungkin untuk pendek lebar tekanan pemilihan cip.

Pertanyaan 7: Mengapa isyarat ini telah melebihi? Selama mereka sepadan dengan baik, ia boleh dibuang

Komen: Kecuali beberapa isyarat khusus (seperti 100BASE-T, CML), terdapat overshoot. Selama ia tidak terlalu besar, ia tidak perlu dipadam. Walaupun ia sepadan, ia tidak perlu sepadan dengan yang terbaik. Contohnya, impedance output TTL kurang dari 50 ohms, dan sekitar 20 ohms. Jika perlawanan yang sepadan besar seperti ini digunakan, semasa akan sangat besar, penggunaan kuasa akan tidak diterima, dan amplitud isyarat akan terlalu kecil untuk digunakan. Selain itu, impedance output isyarat umum apabila mengeluarkan tahap tinggi dan mengeluarkan tahap rendah tidak sama, dan tidak ada cara untuk mencapai padanan lengkap. Oleh itu, persamaan TTL, LVDS, 422 dan isyarat lain boleh diterima selagi overshoot dicapai.

Pertanyaan 8: Kekurangan konsumsi kuasa adalah masalah staf perkakasan, dan tidak ada hubungannya dengan perisian

Komen: Perkasa perkakasan hanyalah tahap, tetapi perisian adalah pelakon. Akses hampir setiap cip dan penukaran setiap isyarat di bas hampir dikawal oleh perisian. Jika perisian boleh mengurangkan bilangan akses ke memori luaran (menggunakan lebih banyak pembolehubah daftar, lebih banyak penggunaan CACHE dalaman, dll.), balas tepat pada gangguan (gangguan sering aktif tahap rendah dengan resisten tarik-up) dan tindakan khusus lain untuk papan khusus akan membuat kontribusi yang besar untuk mengurangi konsumsi kuasa.

Yang di atas adalah perkenalan kepada masalah umum desain kuasa rendah dalam desain PCB. Ipcb juga disediakan kepada penghasil PCB dan teknologi penghasilan PCB.