Berita PCB - Model SI desain PCB dalam desain elektronik

Terdapat banyak model yang boleh digunakan untuk analisis integriti isyarat aras papan PCB dalam rancangan elektronik. Tiga dari yang paling biasa digunakan adalah SPICE, IBIS dan Verilog-A.

a. Model SPICE

SPICE adalah simulator sirkuit analog untuk tujuan umum yang kuat. Model SPICE telah digunakan secara luas dalam rancangan elektronik, dan dua versi utama telah dibuang: HSPICE dan PSPICE. HSPICE terutama digunakan dalam desain sirkuit terintegrasi, sementara PSPICE terutama digunakan dalam papan PCB dan desain aras sistem.

Model SPICE terdiri dari dua bahagian: Persamaan Model dan Parameter Model. Oleh kerana persamaan model disediakan, model SPICE dan algoritma simulator boleh disambung dengan sangat dekat, dan keputusan analisis dan hasil analisis yang lebih baik boleh dicapai.

Apabila menggunakan model SPICE untuk melakukan analisis SI pada aras papan PCB, perancang sirkuit terintegrasi dan penghasil diperlukan untuk menyediakan keterangan terperinci dan tepat bagi model SPICE bagi sirkuit-subsirkuit unit I/O terintegrasi dan parameter penghasilan bagi ciri-ciri setengah konduktor. Kerana bahan-bahan ini biasanya milik harta intelektual dan kerahasiaan para perancang dan pembuat, hanya beberapa pembuat semikonduktor akan menyediakan model SPICE yang sepadan sementara menyediakan produk cip.

Ketepatan analisis model SPICE bergantung pada sumber parameter model (iaitu, ketepatan data) dan skop yang berlaku bagi persamaan model. Kombinasi persamaan model dengan pelbagai simulator digital juga boleh mempengaruhi ketepatan analisis. Selain itu, model SPICE papan papan PCB mempunyai jumlah besar pengiraan simulasi, dan analisis adalah relatif memakan masa.

b. Model IBIS

Model IBIS dahulu dikembangkan oleh Intel Corporation secara khusus untuk analisis integriti isyarat digital papan-papan PCB dan aras-sistem. Ia kini dikendalikan oleh Forum terbuka IBIS dan telah menjadi piawai industri rasmi (EIA/ANSI 656-A).

Model IBIS menggunakan jadual I/V dan V/T untuk menggambarkan ciri-ciri unit sirkuit integrat digital I/O dan pin. Kerana model IBIS tidak perlu menggambarkan rancangan dalaman unit I/O dan parameter penghasilan transistor, ia telah diterima dan disokong oleh penghasil semikonduktor. Sekarang semua pembuat sirkuit integrasi digital utama boleh menyediakan model IBIS yang sepadan sementara menyediakan cip.

Ketepatan analisis model IBIS bergantung pada bilangan titik data dalam jadual I/V dan V/T dan ketepatan data. Kerana simulasi aras papan PCB berdasarkan model IBIS menggunakan pengiraan carian jadual, jumlah pengiraan kecil, biasanya hanya 1/10 hingga 1/100 dari model SPICE yang sepadan.

c. Model Verilog-AMS dan model VHDL-AMS

Verilog-AMS dan VHDL-AMS muncul kurang dari 4 tahun yang lalu, dan mereka adalah piawai baru. Sebagai bahasa pemodelan tingkah laku perisian, Verilog-AMS dan VHDL-AMS adalah superset Verilog dan VHDL, berdasarkan, sementara Verilog-A adalah subset Verilog-AMS.

Berbeza dari model SPICE dan IBIS, dalam bahasa AMS, terserah kepada pengguna untuk menulis persamaan yang menggambarkan perilaku komponen. Sama seperti model IBIS, bahasa pemodelan AMS adalah format model independen yang boleh digunakan dalam banyak jenis alat simulasi yang berbeza. Persamaan AMS juga boleh ditulis pada banyak aras yang berbeza: aras transistor, aras sel I/O, kumpulan sel I/O, dll.

Kerana Verilog-AMS dan VHDL-AMS adalah piawai baru, hanya beberapa pembuat semikonduktor boleh menyediakan model AMS sejauh ini, dan terdapat lebih sedikit simulator yang boleh menyokong AMS daripada SPICE dan IBIS. Namun, ketepatan kemudahan dan pengiraan model AMS dalam analisis integriti isyarat aras papan PCB tidak lebih rendah daripada model SPICE dan IBIS.

Yang di atas ialah perkenalan model SI desain PCB. Ipcb juga disediakan kepada penghasil PCB dan teknologi penghasilan PCB.