Berita PCB - Rancangan sirkuit stabilisasi jam A/D dengan ketepatan tinggi dan kelajuan tinggi untuk pengujian PCB

Fungsi utama penukar data pengujian PCB sama ada untuk menghasilkan bentuk gelombang analog dari pengumpulan masa biasa, atau untuk menghasilkan siri sampel masa biasa dari isyarat analog. Oleh itu, kestabilan jam sampel sangat penting. Dari sudut pandangan penukar data, ketidakstabilan ini (iaitu, gelisah jam rawak) akan menyebabkan ketidakpastian bila penukar analog-ke-digital sampel isyarat input. Dalam sistem kelajuan tinggi, ralat masa jam atau bentuk gelombang oscillator akan hadapi kadar maksimum antaramuka I/O digital. Bukan hanya itu, ia juga akan meningkatkan kadar ralat bit pautan komunikasi, dan bahkan hadapi penukar A/D. Julat dinamik (ADC), untuk mendapatkan prestasi terbaik penukar data, sangat penting untuk memilih jam pengumpulan dan pengekodan dengan betul.

Sirkuit ADC pengujian PCB

Dalam tahun-tahun terakhir, kajian asing tentang penukar kelajuan tinggi A/D telah menjadi yang paling aktif, dan beberapa struktur yang diperbaiki telah muncul dalam struktur Flash as as [2], seperti struktur sirkuit subranging (seperti struktur setengah-flash, Pipelined, Multistage struktur, Multistep struktur). Sebenarnya, ia adalah struktur sirkuit yang terdiri dari struktur sirkuit Flash berbilang dan sirkuit fungsi lain dalam bentuk yang berbeza. Struktur ini boleh mengembalikan kekurangan struktur sirkuit Flash asas dan menyadari penukar A/D kelajuan tinggi, resolusi tinggi. Jenis struktur ini secara perlahan-lahan menggantikan struktur SAR dan integral yang lama, dan juga ada jenis struktur sirkuit bit per tahap. Perbaikan lanjut berdasarkan ia, anda akan mendapat struktur sirkuit yang dipanggil Folding (juga dipanggil struktur Mag Amps) Ini adalah struktur output berantai kod kelabu. Teknik desain sirkuit ini adalah pembangunan penukar A/D kelajuan tinggi, resolusi tinggi, dan prestasi tinggi. Memain peran positif dalam promosi.

Selain itu, dalam teknologi rancangan sirkuit penyukar A/D resolusi tinggi, struktur sirkuit sigma-delta adalah teknologi rancangan sirkuit yang sangat popular. Struktur sirkuit ini tidak hanya digunakan dalam penyukar kelajuan rendah resolusi tinggi atau kelajuan-tengah A/D. Akan secara perlahan-lahan menggantikan struktur sirkuit SAR dan integral, dan struktur ini bergabung dengan struktur saluran paip, dijangka untuk mencapai resolusi yang lebih tinggi, dan penukar kelajuan A/D yang lebih tinggi.

Sirkuit stabilisasi silid tugas jam pengujian PCB

Dengan pengembangan terus menerus dan peningkatan prestasi sistem elektronik dalam senjata dan peralatan dalam era baru, kompleksiti sistem elektronik juga meningkat. Untuk memastikan kemampuan dan prestasi pengumpulan data, maklum kawalan, dan pemprosesan digital sistem elektronik, sistem elektronik tentera modern Keperlukan untuk penukar A/D juga semakin tinggi dan tinggi, terutama untuk sistem komunikasi data tentera dan sistem pengambilan data. Permintaan penukar A/D kelajuan tinggi dan resolusi tinggi meningkat. Sirkuit stabilisasi bulan kerja jam digunakan sebagai kelajuan tinggi, Unit inti penukar A/D dengan ketepatan tinggi bermain peran penting dalam prestasi nisbah isyarat-bunyi (SNR) dan bit efektif (ENOB). Oleh itu, diperlukan untuk memastikan penukar kelajuan tinggi, ketepatan tinggi A/D Untuk prestasi, diperlukan untuk memastikan bahawa jam sampel dan pengekodan mempunyai siklus tugas yang sesuai dan kecemasan kecil. Oleh itu, sangat diperlukan untuk melakukan penyelidikan pada sirkuit stabilisasi bulan kerja jam.

Kerana sirkuit stabilisasi bulan kerja jam adalah unit inti penukar kelajuan tinggi, ketepatan tinggi A/D, dan hampir tiada produk dengan sirkuit stabilisasi bulan kerja jam terpisah, ia hanya dilaporkan dalam penukar kelajuan tinggi, ketepatan tinggi A/D. Berbanding dengan produk syarikat-syarikat lain, produk ADI boleh meningkatkan prestasi pengumpulan sampel terutamanya kerana peningkatan sirkuit DCS (penytabilan siklus tugas). Sirkuit DCS bertanggungjawab untuk mengurangi kegelisahan isyarat jam, dan masa pengumpulan bergantung pada jam. Isyarat, sirkuit DCS terdahulu dari pelbagai syarikat hanya boleh mengawal kegelisahan kepada kira-kira 0.25ps, sementara produk baru prestasi tinggi AD9446 dan LTC2208 boleh mengurangkan kegelisahan kepada kira-kira 50fs. Secara umum, mengurangi gelisah boleh meningkatkan SNR, dengan itu meningkatkan resolusi efektif (ENOB: bilangan bit efektif), dan boleh mencapai kadar pengumpulan lebih dari 100Msps semasa mencapai nombor kuantisasi 16-bit. Jika kadar pengumpulan meningkat tanpa mengawal gelisah, ENOB akan dikurangkan dan resolusi yang diinginkan tidak dapat dicapai. Ia mustahil untuk meningkatkan bilangan bit kuantisasi. Dengan pembangunan penukar A/D prestasi tinggi, sirkuit DCS boleh berkembang dalam arah kelajuan yang lebih tinggi, kurang gelisah dan kestabilan. Jadual 1 senaraikan tugas jam dalam penukar A/D asing. Penunjuk teknik utama dan parameter sirkuit stabil.

Sebenarnya, sejauh ini, kegelisahan 60f AD telah menjadi yang paling kecil. Sekarang ketagihan terbuka biasanya dikawal pada kira-kira 1 ps, dan ketagihan yang lebih tinggi daripada nombor ini atau bahkan puluhan ps sebenarnya sedikit penting.

Kaedah realisasi sirkuit stabilisasi jam PCB

Dari situasi penyelidikan semasa di rumah dan luar negeri, sirkuit jam yang digunakan untuk stabilkan ADC kelajuan tinggi adalah terutama gelung terkunci fasa (gelung terkunci fasa, PLL). Sistem terkunci fasa pada dasarnya adalah sistem kawalan fasa loop tertutup. Letakkan saja, ia adalah sirkuit yang boleh menyegerakkan isyarat output dengan isyarat in put dalam terma frekuensi dan fasa, iaitu, selepas sistem memasuki keadaan terkunci (atau keadaan disegerakkan), perbezaan fasa antara isyarat output bagi oscillator dan isyarat input adalah sifar atau tetap konstan. Kerana gelung terkunci fasa mempunyai banyak ciri-ciri yang baik, ia boleh digunakan secara luas dalam generasi dan distribusi jam prosesor prestasi tinggi, sintesis frekuensi sistem dan konversi, dan pengesan penyesuaian frekuensi automatik, ekstraksi penyesuaian bit dalam komunikasi digital, kunci fasa, pendaraban frekuensi kunci fasa dan pembahagian frekuensi, dll.

Artikel ini melaporkan desain DLL loop terkunci-lambat (loop terkunci-lambat). Sebenarnya, PLL terutamanya menggunakan pengesan fasa dan penapis untuk mengawasi isyarat jam balas balik dan isyarat jam input, dan kemudian menggunakan perbezaan tenaga yang dijana Kawal oscilator kawal tenaga untuk menghasilkan isyarat yang sama dengan jam input, dan akhirnya mencapai tujuan penguncian frekuensi. Fungsi DLL adalah untuk sisipkan denyut lambat diantara jam input dan jam balas sehingga pinggir naik dua jam disesuaikan, dan Apabila penyegerakan dicapai, apabila pinggir denyut jam input dan pinggir denyut balas disesuaikan, gelung lambat fasa-kunci pada cip boleh dikunci. Selepas jam dikunci, sirkuit tidak lagi disesuaikan dan tiada perbezaan antara dua jam. Dengan cara ini, gelung terlambat fasa-kunci pada cip menggunakan jam output DLL untuk membalas lambat masa disebabkan oleh rangkaian distribusi jam, dengan demikian berkesan memperbaiki sumber dan muatan jam. Lambat masa antara. Pertama-tama, garis lambat lebih kurang dipengaruhi oleh bunyi daripada oscillator. Ini kerana titik penyesuaian sifar yang rosak dalam bentuk gelombang hilang pada akhir garis lambat dan dikelilingi semula dalam sirkuit oscillator, jadi menghasilkan lebih Kedua, masa lambat akan diubah dengan cepat dalam perubahan tegangan kawalan dalam DLL, iaitu, fungsi pemindahan adalah sama dengan pendapatan KBCDL bagi VCDL. Secara singkat, oscilator yang digunakan dalam PLL mempunyai ketidakstabilan dan fasa ofset Akumulasi, apabila jam kompensasi secara terpisah menyebabkan lambat masa dalam rangkaian, ia cenderung untuk mengurangkan prestasi PLL. Oleh itu, kestabilan dan kelajuan stabil DLL lebih baik daripada PLL.

â—The overall circuit structure design of PCB proofing

Struktur keseluruhan sirkuit stabilisasi silid tugas jam dipaparkan dalam kotak bergerak dalam Figur 1. Ia terdiri dari penimbal input A, tukar K1, K2 dan loop terkunci lambat (DLL).

Apabila frekuensi jam pengumpulan lebih rendah daripada had bawah bagi had kerja DLL, tukar K1 dan K2 ditutup ke atas dan DLL diabaikan; apabila tukar K1 dan K2 ditutup ke bawah, DLL mula berfungsi dan menyesuaikan fasa isyarat jam input untuk membuat jam input Siklus tugas hampir 50%, dan gelisah kurang dari 0.5ps.

Loop terkunci fasa pengujian PCB (DLL)

Struktur loop terkunci-lambat (DLL) sama dengan loop terkunci-fasa biasa (PLL), kecuali ia menggunakan garis lambat kawalan tegangan (VCDL, garis lambat kawalan tegangan) selain dari oscilator kawalan tegangan. Diagram strukturnya dipaparkan dalam Figur 2. DLL biasa termasuk 4 modul utama: pengesan fasa, sirkuit pam muatan, penapis loop dan VCDL. Garis lambat kawalan-tegangan ialah rantai sirkuit terbuka terbentuk oleh siri bekalan kuasa pembolehubah kawalan-tegangan dalam siri, dan isyarat output ialah lambat ntd bagi isyarat input. Input dan output garis lambat kawalan tegangan dihantar ke detektor fasa untuk perbandingan, dan perbezaan fasa antara kedua-dua dikunci pada satu siklus (perbandingan fasa) atau setengah siklus (perbandingan terbalik) melalui gelung fasa-dikunci, kemudian setiap lambat Masa lambat unit adalah T/n atau T/2n, di mana n adalah bilangan tahap lambat.

Fungsi pengesan fasa dalam DLL adalah untuk mengenalpasti ralat fasa dan menyesuaikan ralat pompa muatan untuk mengawal frekuensi output bagi oscilator tegangan. Karakteristik pengesan fasa umum adalah kosinus, sawtooth dan segitiga. Pendetektor fasa boleh dibahagi menjadi Ada dua jenis detektor fasa analog dan detektor fasa digital. Penunjuk utama adalah:

(1) Lengkung karakteristik pengesan fasa. Maksudnya, tekanan output pengesan fasa berubah dengan perbezaan fasa isyarat input. Karakteristik ini memerlukan ia linear dan mempunyai julat linear yang besar.

(2) Sensitif pengesan fasa. iaitu, tekanan output yang dijana oleh perbezaan fasa unit, unit adalah v/raJ. Sensitivity diskriminasi fasa bagi pengesan fasa ideal seharusnya tidak ada hubungannya dengan amplitud isyarat input. Apabila karakteristik diskriminasi fasa tidak linear, ia secara umum ditakrif sebagai sensitiviti pada titik Pt=0.

(3) Julat diskriminasi fasa, iaitu julat fasa di mana tenaga output berubah secara monoton dengan perbezaan fasa.

(4) Frekuensi operasi pengesan fasa.

Pompa muatan dalam DLL sebenarnya adalah suis muatan, yang boleh tukar perbezaan fasa dan lambat lead ke semasa, dan kemudian tukarkannya ke dalam tekanan kawalan melalui tindakan integral kapasitor tertib pertama, dan kemudian guna tekanan kawalan balas ini untuk kawal masa lambat. Untuk mencapai perlahan fasa yang diperlukan.

DLL mempunyai dua fungsi: satu adalah untuk mengesan siklus tugas; yang lain ialah untuk mengesan gelisah jam. Oleh kerana kunci lambat adalah 50% daripada kitaran jam, apabila pengesan fasa (PDF) mengesan bahawa kitaran tugas lebih besar dari 50%, muatan Pompa (CP) naik untuk menurunkan kitaran tugas, dan sebaliknya, turun untuk meningkatkan kitaran tugas.

Yang di atas ialah perkenalan kepada desain ketepatan tinggi dan kelajuan tinggi sirkuit stabilisasi jam A/D untuk pengujian PCB. Ipcb juga disediakan kepada penghasil PCB dan teknologi penghasilan PCB