Substrat IC - Sambungkan teknologi cip encapsulasi

Sambungkan teknologi cip encapsulasi dengan prestasi tinggi dan kepercayaan-IC Packaging

Arah pembangunan pasar komponen elektronik(Untuk Pengumpulan Panel Circuit Cetak-PCBA)

Untuk teknologi LSI yang dewasa dengan integrasi dan kelajuan yang lebih tinggi, perlu mengembangkan teknologi isolasi menggunakan bahan K rendah sesuai. Tetapi untuk memuaskan prestasi tinggi unit ini, pengasingan menjadi lebih tipis dan lebih tipis kerana struktur poros dan berbilang lapisan. Sebagai hasilnya, LSI menjadi lemah. Di sisi lain, untuk memenuhi keperluan kelajuan tinggi, semasa LSI terus meningkat. Selain saiz cip dari besar ke kecil, densiti panas dan penggunaan kuasa juga meningkat. Oleh itu, untuk substrat pakej setengah konduktor (IC Substrate Packaging) di masa depan, ia diperlukan untuk menyelesaikan masalah ini, iaitu kelemahan media antar lapisan, panas tinggi, kelajuan tinggi dan biaya rendah. Keadaan masa depan proses semikonduktor akan berada dalam generasi 20 nm dan di bawah, yang akan jauh lebih lemah.

Teknologi pakej diperlukan untuk generasi 20nm

Spesifikasi yang diperlukan untuk generasi berikutnya 20nm adalah:

Tekanan rendah untuk lapisan K rendah lemah

Radiasi panas tinggi â¥5W untuk LSI prestasi tinggi

Kelajuan tinggi â¥10GHz untuk fungsi tinggi

Arah pembangunan pakej Semikoduktor

Untuk mengakomodasi pertumbuhan fungsional dan pengurangan kos fasilitas elektrik termasuk fasilitas bimbit, peraturan preset wafer bergerak ke arah peraturan preset yang lebih besar dan lebih baik. Untuk tujuan ini dan untuk mengurangi kos, teknologi pakej semikonduktor bergerak dengan cepat dari teknologi ikatan paling piawai ikatan wayar emas ke ikatan wayar tembaga, yang mengurangi jumlah emas yang digunakan. Selain itu, penggunaan teknologi pengikatan cip-balik telah sangat memuaskan integrasi dan prestasi LSI yang lebih tinggi. Pada tahun 2010, ikatan flip-chip mengandungi 15 peratus dan ikatan lead 85 peratus teknologi pakej semikonduktor dunia. Pada tahun 2015, bahagian ikatan chip-balik dijangka akan mencapai 25 peratus, dan bahagian ikatan lead dijangka akan mencapai 75 peratus. Terutama untuk integrasi tinggi dan LSI prestasi tinggi yang memerlukan radiasi panas tinggi dan kelajuan isyarat tinggi, teknologi pengikatan cip-balik secara aktif dianggap sesuai.

Teknologi flip-chip kebijaksanaan

Kesesuaian untuk K rendah

Teknologi cip terbalik biasa digunakan:

. Menyelidik sisi sebelah, struktur utama ialah C4 (tanda-tanda cip subsidensi boleh dikawal)

. Untuk ikatan tekanan jenis Au bump dan ACF

. Pengikatan ultrasonik untuk tandatangan jenis AU-AU

Tekanan dan ikatan ultrasonik mempunyai tekanan tinggi dan oscilasi mekanik dilaksanakan pada LSI, jadi kaedah ini tidak boleh digunakan untuk LSI K rendah. Kerana ini, dalam kaedah di atas, C4 boleh digunakan sesuai, dan kerana perbandingan tiga kaedah, ikatan adalah konsisten dengan fakta bahawa C4 melakukan kerosakan paling sedikit kepada cip.

Teknologi C4 dicipta pada awal 40-an untuk komputer tujuan umum dan telah digunakan sejak itu. Dengan jumlah yang meningkat wafer K rendah, C4 digunakan untuk K rendah dengan menggantikan struktur UBM, bahan dan peningkatan.

Gelombang lajur Cu yang baru-baru ini dikembangkan (kira-kira sama dengan kemajuan dalam C4) sesuai untuk pads dalam-baris atau meliputi, bukan untuk wafer rendah K. Ia telah dilaporkan bahawa kumpulan struktur lajur Cu boleh merusak lapisan rendah k disebabkan modulus elastik tinggi Cu (130GPa). Kegagalan koeficien pengembangan panas (CTE) adalah faktor pemecut.

Selain itu, teknologi C4 awalnya menggunakan sambungan logam cair selepas aliran dan modulus elastik tinggi aliran (50GPa) dianggap sesuai, jadi jumlah tekanan ditambah ke LSI kerana perbezaan dalam pengembangan pemanasan semasa ikatan dan pemasangan piring ibu. Oleh itu, teknologi C4 tidak boleh digunakan untuk LSI masa depan, yang jauh lebih lemah.

Radiasi panas

Sehingga sekarang, substrat organik telah digunakan untuk pakej flip-chip. konduktiviti panas substrat organik kecil, 0. 5 W/ MK, dan sukar untuk dilaksanakan pada LSI dengan konsumsi kuasa tinggi. Jika sistem pendinginan atau pendinginan ditambah untuk meningkatkan radiasi panas, biaya penyambulan, saiz dan tinggi pesawat atau permukaan akan meningkat.

Sebenarnya, kerana radiasi panas rendah, sedikit LSI membatasi potensi untuk tidak menghasilkan sejumlah besar panas. Selain itu, kerana radiasi panas tidak baik, suhu sambungan meningkat, arus kebocoran meningkat, yang menambah lagi konsumsi kuasa, dan peningkatan konsumsi kuasa membuat suhu meningkat. Ini bulatan yang berbahaya. Oleh itu, peningkatan radiasi panas adalah masalah yang dekat.

Kelajuan tinggi isyarat

Kehilangan kerosakan tengah lapisan tengah substrat organik adalah tinggi (0.02), dan impedance lubang melalui (T/H) lapisan tengah adalah tinggi. Sebagai hasilnya, kerugian penyisihan dalam julat frekuensi tinggi adalah tinggi. Namun, menggunakan substrat tanpa sihir bahan yang sama dengan substrat organik tradisional bukanlah penyelesaian as as. Selain itu, bahan lapisan komposit boleh menjadi berbagai jenis, jadi pengguna untuk memilih bahan terbaik adalah lebih sukar, keseluruhan keperluan preset untuk berfikir tentang masalah prestasi kelajuan tinggi.

Kerana substrat itu kurus, beberapa fasilitas perlu diubah. Ini menjadi blok penghalang untuk produksi. Kerana masalah ini, pemindahan ke substrat tanpa sihir adalah risiko tinggi dan hanya sesuai untuk produk setempat.

Teknologi tradisional sukar untuk memuaskan generasi 20 nm masa depan. Oleh itu, perlu mengembangkan pakej setengah konduktor baru dengan teknologi pusat baru.

Monsterpac-typec dan proses penting

Monsterpac-typec dikembangkan untuk memuaskan proses 20nm, yang sukar untuk muat dengan teknologi pakej tradisional. Ini adalah proses pakej tradisional dan struktur sangat berbeza dari pakej.

Struktur enkapsulasi

Struktur pakej kami, substrat adalah cip keramik, setengah konduktor dengan bump flip, cip dan substrat tambahan NCP (pasta tidak konduktif). Ia tidak dibentuk dengan gas epoksi atau resin semulajadi. Jadi, bahagian belakang cip tersebar. Halaman penyelamatan suhu tinggi penyelamatan balik adalah kecil, kurang dari 30-50μm, jadi pakej adalah LGA (pakej tatasusunan kenalan) tanpa bola penyelamatan, bukan BGA (pakej tatasusunan grid). Pasta konduktif yang mengandungi perak digunakan untuk bumps, yang dicetak pada substrat supaya modul tidak lagi dihasilkan pada pads. Nickel dan emas yang bukan-plating hanya pada pads Al cip tanpa proses bump wafer (Figure 1-3).

Struktur Pakej FIC-1

Imej Pakej FIC-2

Proses FIC-3

Lebih serupa dengan yang di atas, pakej kami hanya terdiri dari 4 bahan (cip, bump, keramik dan NCP). Struktur sederhana ini membuat untuk pakej kecil, tipis dan ringan.

Ada dua jenis utama bahan-bahan substrat keramik yang tersedia: HTCC (keramik dengan suhu tinggi) dan LTCC (keramik dengan suhu rendah). Ciri-ciri khas keramik (seperti ciri-ciri elektrik, konduktiviti suhu, CTE dan warping) dan ikatan cip balik membolehkan pakej kami untuk memenuhi penyelesaian terbaik untuk julat yang luas keperluan dari produk elektrik ke cip setengah konduktor.

Struktur Monsterpac-typec unik

Tempat unik diterangkan sebagai berikut:

Tiada pengikatan kerosakan.

Radiasi panas tinggi.

Kehilangan penyisihan rendah

Kekepercayaan tinggi

Dengan menggabungkan setiap keuntungan besar ini, MonsterPac-TypeC berjaya memberikan prestasi terbaik yang mungkin untuk generasi LSI 20 nm.

Tiada ikatan kerosakan

Teknologi utama pakej kami adalah teknologi pengikatan chip-flip tanpa kerosakan, yang berjaya mencapai tiada kerosakan dan ikatan yang sangat dipercayai untuk chip semikonduktor yang dihasilkan dengan pemprosesan ketepatan terbaik.

Cip semikonduktor tanpa kerosakan merujuk kepada:

Pengikatan tekanan rendah

Kita boleh mencapai tekanan ikatan 0. 12g/ bump, iaitu 1/ 20 daripada 2. 4g/ bump C4 normal. Dengan mengurangi muatan ikatan ke had ini, kerosakan medium interlaminar yang disebabkan ikatan boleh dihindari.

Tekanan tindakan ulang rendah semasa penyembuhan konveks

Tekanan pengurangan semasa penyesalan titik konveks kurang dari 10 MPA/ titik konveks, yang sangat kecil. Penghasilan tinggi dan ikatan chip-balik yang boleh dipercayai berjaya dicapai dengan pengurangan sempadan atas suhu, muatan dan tekanan menarik semula yang dilaksanakan pada lapisan tengah medium lemah (seperti pads dan baris K dan Al rendah, dll.) untuk menghindari pecahan garis dan pecahan.

Dari keuntungan ini, ia boleh dilihat bahawa ia adalah satu-satunya pakej dengan struktur untuk menghindari kerosakan lapisan K rendah lemah.

Radiasi panas tinggi

Mengetahui bahawa kalori cip setengah konduktor radiasi oleh substrat yang dikumpulkan, selain dari substrat organik biasa (konduktiviti panas 0.5W/mk), kami memilih substrat keramik, kerana konduktiviti panasnya lebih daripada substrat organik, iaitu 14W/mk. Apabila saiz pakej 21*21mm dan substrat keramik digunakan, penyebaran kuasa mencapai 6W, Yang 1.7 kali lebih tinggi daripada substrat organik dengan penyisipan kuasa 3.6W.

Sisip rendah akan menyakiti anda

Fasilitas elektronik memerlukan prestasi tahap tinggi dalam julat frekuensi tinggi. Kehilangan penyisipan substrat keramik ialah 0.42dB (@20GHz, L=5mm), sementara substrat organik ialah 0.62dB. Frekuensi yang dibenarkan oleh substrat keramik lebih dari 10GHz, sementara substrat organik ialah 3GHz.

Kekepercayaan tinggi dan toleransi tinggi terhadap resistensi kelembapan

Resistensi semula normal (MSL: Aras Wetness) adalah Aras 3 (@30DEG /60 100% RH192Hr). @ item: inlistbox Monsterpac-typec masing-masing mempunyai satu cip setengah konduktor yang tidak rosak dan bumps dibuat dari bahan yang tidak bercampur. Pada suhu tinggi reflow, bump tidak dicabut, jadi ia tidak mengulangi mencair semula dan menyembuhkan semula, dan substrat keramik tidak meminjam kelembapan. Sebagai hasilnya, MonsterPac-TypeC adalah MSL Aras 1 (@85DEG /85 100% RH192Hr), ia tidak perlu dibuat-buat untuk membuang pakej bukti basah dan basah, dan kehidupan tanaman MonsterPac-TypeC tidak terbatas.

Kadar tumbuhan tinggi

Daripada mengelilingi bump, kami mengembangkan struktur bump gas epoksi untuk memudahkan produksi. Sebagai hasilnya, sejumlah besar fasilitas proses bump wafer diperlukan, biaya sejumlah besar penyelamatan boleh + wisp bersebelahan dengan reflow juga diperlukan. Jadi, dibandingkan dengan kilang proses konvensional C4 dengan saiz yang sama, saiz pesawat atau permukaan kilang boleh dikurangkan dengan 69 peratus, dan konsumsi tenaga kilang boleh dikurangkan dengan 85 peratus. Boleh berjaya mencapai simpanan tenaga dan kilang muatan latar belakang rendah.

Kapasiti

Tempat unik proses Monsterpac-typec

Lompat teknologi keramik

Monsterpac-typec nampak sesuai untuk menggunakan pasta konduktif yang mengandungi perak sebagai bahan bump. Untuk membentuk bumps pada substrat keramik menggunakan teknik pencetakan bahagian SMD penyweld biasa sebagai dianggap sesuai. Tidak perlu membuang-buang dan bersihkan permukaan substrat keramik sebelum mengangkat pembuangan titik dan elektroplak permukaan selepas mengangkat formasi titik. FCBGA organik konvensional memerlukan bumps panjang, seperti flux, Au dan Cu bumps, pada pads Al dari wafer semikonduktor. Namun, bump berasaskan keramik tidak memerlukan proses bump panjang wafer ini. Sebaliknya, mereka menghasilkan Ni dan Au yang tidak elektroplati pada cip setengah konduktor. Pemukulan berdasarkan teknologi keramik telah berjaya menyedari proses pembuangan sederhana dan biaya rendah.

Selain itu, tidak seperti bumps keras (kesukaran â¥10Hv) yang digunakan dalam teknik masuk akal biasa seperti flux, Au dan Cu bumps, bumps lembut (â¤1Hv) telah dikembangkan untuk menjaga corak di bawah kesukaran rendah.

Untuk paste konduktif lembut yang mengandungi perak, kami telah mengembangkan titik pemasangan yang bimbang yang mengalami tekanan rendah, perlawanan tanda lawan rendah dan pencetakan lengkap terperinci. Kapasiti kerja yang kita ada sejauh ini bumps bentuk adalah pads array muka: pitch 150μm; . Pad peripheral: Pitch 75μm. Namun, pitch pad ini dianggap oleh peraturan preset sebenar, jadi pitch array permukaan 60μm hanya berlaku untuk bump pembukaan.

Tiada ikatan kerosakan

Dengan teknologi ikatan cip flip lembut, NCP digunakan untuk mengedarkan bump lembut yang terbentuk oleh teknologi bump keramik, dan kemudian cip semikonduktor terikat dengan cip flip. Semasa proses ikatan, tampang konduktif bumps dan NCP dikuasai pada masa yang sama. Sebagai hasilnya, kedua-dua kosignature dan kepercayaan telah berjaya.

Suhu fasilitas FCB adalah di bawah 200 darjah Celsius, yang lebih dari 40 darjah Celsius lebih rendah daripada teknologi pengikatan biasa. Tekanan ikatan kurang dari 0. 12g/ titik, iaitu 1/ 20 teknologi ikatan biasa. Dengan ikatan tekanan suhu rendah dan tekanan panas rendah ini, cip setengah konduktor tidak mengalami tekanan dan kekuatan luaran semasa ikatan dan penyembuhan selepas ikatan. Dengan menggunakan paste konduktif yang baru dikembangkan dan NCP, masa kekunci kelajuan tinggi di bawah 1.0 saat telah berjaya dicapai. NCP termasuk tambahan, yang biasanya ditemui di kedua-dua sisi pad cip dan bump. Namun, ia adalah biasa untuk memutar kekunci cip dengan tekanan rendah. Tambahan itu dikubur dalam bumps, jadi ia tidak mempengaruhi tandatangan antara pad cip dan bumps. Ini salah satu keuntungan dari bumps lembut. Selepas distribusi NCP sebelum penyelamatan cip terbalik, NCP mudah ditambah diantara titik konveks dan ruang sempit, dan dengan kekunci muatan rendah, tujuan diantara cip dan substrat tidak akan berlaku. Oleh itu, teknik ikatan ini sesuai untuk digunakan dengan landasan pad yang sempit.

Masalahnya dengan teknik ikatan biasa ialah bahawa dalam kes ikatan chip-balik dengan bump sumpah, tekanan menarik kembali yang sangat besar (sekitar 200-500 mpa/bump) dilaksanakan pada bump dan pads Al cip semikonduktor semasa cair kepada penyembuhan. Teknik ikatan tekanan rendah berjaya kerana modulus elastik rendah bahan-bahan konveks yang tidak meleleh memerlukan tekanan rebounding yang sangat kecil (kurang dari 10MPa/ konvex).

Kerana proses yang disebut di atas pembangunan teknologi asas ini, kejayaan pengikatan chip flip yang tidak rosak. FIG. 4 adalah paparan pemotong titik kunci dan tanda balik cip.

Foto Visual dan Seksyen FIG-4

Kepercayaan Pakej

TC menguji profil titik konveks belakang, tetapi tidak menguji dan mengukur retak dan turun yang akan disebabkan oleh sambungan pecahan.

APIC (IC peranti aplikasi)

Pemprosesan APIC hari ini bergerak ke arah penggunaan bahan-K rendah untuk mesinan ketepatan, yang memerlukan toleransi suhu tinggi dan kelajuan tinggi. Monsterpac-TypeC memenuhi keperluan ini dengan keuntungan yang disenaraikan di bawah.

Tiada pengikatan kerosakan.

Radiasi panas tinggi.

Bila kelajuan tinggi

Beberapa pelanggan APIC sedang menilai MonsterPAC-TypeC untuk produksi skala

Jenis PAC

Sebagai hasil penilaian sebenar antara FCBGA organik dan monsterpac-TypeC dalam keadaan yang sama (rok yang sama, cip yang sama dan pad yang sama), suhu monsterpac-TypeC Tj adalah 10 darjah Celsius lebih rendah daripada yang pakej organik. Selepas perbandingan tepat Tj, perbezaan akan sekitar 20 darjah Celsius.

Bord RF (Bord Frekuensi Radio):

Pada masa ini, untuk komunikasi kelajuan tinggi LSI, encapsulasi piring terus meningkat. Seksyen ini memerlukan ciri-ciri istimewa yang disenaraikan di bawah:

. Tersesuai untuk kelajuan tinggi dan frekuensi tinggi

Saiz rendah kecil

Untuk aplikasi kelajuan tinggi dan frekuensi tinggi, seperti di atas, jika sesuai, penggunaan substrat keramik boleh meningkatkan kehilangan penyisihan, boleh digunakan untuk 10GHz.

Selain itu, nombor-cip berbilang dan bahagian SMD yang tinggi boleh digunakan dalam pakej kecil kerana ada ikatan chip-flip kecil, detail-pitch.

Bersama dengan pelanggan plat RF, mengembangkan sampel, prestasinya telah disetujui oleh pelanggan, sedang bersedia untuk produksi skala

Modul RF

Untuk penutup piring ini, kemerahan substrat sangat ketat. MSL monsterpac-TypeC adalah Aras 1, jadi tiada darjah basah tersedak.

Ia boleh dilihat bahawa raksasa PAC-TypeC adalah yang paling sesuai untuk pakej plat, yang memerlukan penywelding balik berbilang untuk pakej organik konvensional SMD dan flip-chip.

Hakim

Untuk generasi 20 nm proses yang akan datang, pakej diperlukan untuk mengakomodasi radiasi panas yang lebih tinggi dan kelajuan yang lebih tinggi. Namun, teknologi pakej yang masuk akal adalah sukar untuk memenuhi keperluan ini. Oleh itu, perlu mengembangkan teknologi pakej baru yang sesuai untuk generasi proses 20 nm.

Monsterpac-TypeC kami sesuai untuk generasi proses 20 nm yang akan datang dan maksimumkan prestasi LSI. Prestasinya tinggi seperti produk pelik yang menakjubkan. MonsterPAC, yang kami kembangkan, membuat C4 obsolete dan menjadi teknologi utama yang berkontribusi kepada generasi setengah konduktor di masa depan.

Untuk generasi seterusnya pembangunan teknologi

Penelitian dan pembangunan substrat keramik baru

Pembangunan teknologi substrat keramik telah lebih daripada terang. Sehingga sekarang, plot yang tepat dan terperinci dengan ketepatan tinggi telah tertinggal jauh di belakang Substrates IC organik.

Untuk menyelesaikan masalah ini dan membuat kemajuan, kami bertujuan untuk mengembangkan substrat keramik yang tepat dengan ketepatan tinggi tanpa mempengaruhi biaya. Tujuan kita ialah puncak garis 20μm, untuk mencapai sesuai dan penggunaan ketepatan dan grafik terperinci lalai lebih fleksibel, melalui puncak lubang juga perlu lebih tepat dan terperinci, tujuan adalah 50μm.

Sehingga kini substrat keramik telah dibuat menggunakan pencetakan punch dan topeng sebagai dianggap sesuai. Teknik yang wujud ini sangat terbatas pada lukisan yang tepat dan terperinci. Kami berfikir untuk menggantikan mereka dengan proses cetakan laser dan langsung. Melakukan teknologi ini akan menyediakan prestasi yang lebih baik daripada substrat organik. Sehingga sekarang, substrat keramik telah biasanya digunakan dalam produk berakhir tinggi, bagaimanapun, substrat baru ini akan ditujukan kepada produk konsumen. Dan substrat benar-benar memerlukan produk pengguna prestasi tinggi untuk tumbuh sendiri.

Kombinasi substrat ini dan teknologi MonsterPAC akan menyediakan kepada dunia prestasi terbaik dan kepercayaan tinggi Lautan Cetak Board (PCB).