- Macam mana awak nak buat persamaan impedance jejak PCB di kilang sirkuit bateri?

Adakah anda tahu bahawa jejak PCB dari kilang sirkuit bateri membuat impedance sepadan? Dalam rekaan PCB kelajuan tinggi, persamaan impedance berkaitan dengan kualiti isyarat.

Perpadanan kekuatan bermakna semasa penghantaran tenaga, kekuatan muatan diperlukan untuk sama dengan kekuatan karakteristik garis penghantaran. Pada masa ini, transmisi tidak akan menghasilkan refleksi, yang menunjukkan bahawa semua tenaga diserap oleh muatan. Sebaliknya, ada kerugian tenaga dalam transmisi. Mari kita lihat rancangan PCB. Bila pembuat papan sirkuit bateri perlu buat persamaan impedance untuk jejak PCB?

1. Bila jejak PCB perlu sepadan dengan impedance?

Kunci bukanlah untuk melihat frekuensi, tetapi kunci ialah untuk melihat kelengkapan pinggir isyarat, iaitu, masa naik/jatuh isyarat. Secara umum dipercayai bahawa jika masa naik/jatuh isyarat (dihitung dengan 10%～90%) kurang daripada 6 kali lambat wayar, ia adalah kelajuan tinggi. Sinyal, mesti perhatikan masalah pertandingan impedance. Lambat wayar biasanya 150ps/inci.

2. Impedan karakteristik

Dalam proses penyebaran isyarat sepanjang garis penyebaran, jika terdapat kelajuan penyebaran isyarat konsisten di mana-mana pada garis penyebaran, dan kapasitasi per unit panjang juga sama, maka isyarat akan sentiasa melihat pengendalian secara konsisten seketika semasa proses penyebaran.

Oleh kerana pengendalian tetap konstan di seluruh garis penghantaran, kita memberikan nama khusus untuk mewakili karakteristik atau karakteristik ini bagi garis penghantaran khusus, yang dipanggil pengendalian karakteristik garis penghantaran. Impedansi karakteristik merujuk kepada nilai impedance seketika yang dilihat oleh isyarat apabila isyarat menyebar sepanjang garis transmisi.

Fabrik papan sirkuit bateri percaya bahawa impedance karakteristik berkaitan dengan faktor seperti lapisan wayar PCB, bahan (konstan dielektrik) yang digunakan oleh PCB, lebar jejak, dan jarak antara wayar dan pesawat, dan tiada kaitan dengan panjang jejak.

Impedasi karakteristik boleh dihitung menggunakan perisian. Dalam kawat PCB kelajuan tinggi, pengendalian jejak isyarat digital secara umum dirancang menjadi 50 ohms, yang merupakan ciri-ciri. Secara umum ditetapkan bahawa band dasar kabel koaksial ialah 50 ohms, band frekuensi ialah 75 ohms, dan kawat berpasangan (perbezaan) ialah 100 ohms.

3. Cara umum untuk sepadan impedance

1) Penghentian seri sepadan Apabila pengendalian akhir sumber isyarat lebih rendah daripada pengendalian karakteristik garis penghantaran, - resistor R disambung dalam siri diantara hujung sumber isyarat dan garis pemindahan untuk sepadan dengan impedance output hujung sumber dengan impedance karakteristik garis pemindahan dan menekan muatan isyarat yang diselarang dari hujung diselarang lagi. Perpadanan prinsip pemilihan perlawanan: Jumlah nilai perlawanan yang sepadan dan halangan output pemacu adalah sama dengan halangan karakteristik garis penghantaran. Impedasi output pemacu CMOS dan TTL umum akan berbeza dengan aras isyarat.

Oleh itu, untuk sirkuit TTL atau CMOS, mustahil untuk mempunyai perlawanan yang tepat yang sepadan, dan hanya kompromi boleh dianggap. Rangkaian isyarat topologi rantai tidak sesuai untuk persamaan terminal siri, dan semua muatan mesti disambung ke hujung garis penghantaran. Pempadanan seri adalah kaedah pempadanan terminal yang paling biasa digunakan. Ia mempunyai keuntungan penggunaan kuasa rendah, tiada muatan DC tambahan kepada pemandu, tiada impedance tambahan antara isyarat dan tanah, dan hanya unsur resisten diperlukan. Aplikasi umum: padanan impedance bagi litar CMOS umum dan TTL. Isyarat USB juga dicampur dengan cara ini untuk sepadan impedance.

2) Perpadanan terminal paralel Apabila impedance sumber isyarat kecil, impedance input akhir muatan sepadan dengan impedance karakteristik garis transmisi dengan meningkatkan resistensi paralel, untuk menghapuskan refleksi pada akhir muatan. Bentuk penyelesaian dibahagikan menjadi dua bentuk perlawanan tunggal dan perlawanan ganda. Perpadanan prinsip pemilihan perlawanan: apabila kemegahan input cip sangat tinggi, untuk bentuk perlawanan tunggal, nilai perlawanan selari muatan mesti sama atau sama dengan kemegahan karakteristik garis penghantaran; untuk bentuk perlahan-dua, setiap nilai perlahan selari ia adalah dua kali lipatan karakteristik garis penghantaran. Keuntungan pemadaman terminal selari adalah mudah dan mudah. Kegagalan yang jelas adalah bahawa ia akan membawa konsumsi kuasa DC: konsumsi kuasa DC kaedah tahan tunggal adalah terkait dengan siklus tugas isyarat; kaedah perlahan ganda tidak penting sama ada isyarat tinggi atau rendah. Semua mempunyai penggunaan kuasa DC, tetapi arus adalah setengah kurang daripada kaedah perlawanan tunggal.

4. Aplikasi umum: lebih banyak aplikasi dengan isyarat kelajuan tinggi

1) Pemacu SSTL seperti DDR dan DDR2. Ia mengadopsi bentuk penentang tunggal, tersambung secara selari dengan VTT (biasanya separuh IOVDD). Di antara mereka, perlawanan selari bagi isyarat data DDR2 dibina dalam cip. 2) Antaramuka data berantai kelajuan tinggi seperti TMDS. Dalam bentuk resistor tunggal, ia disambung secara selari dengan IOVDD di sisi peranti penerima, dan impedance satu-akhir adalah 50 ohms (100 ohms antara pasangan berbeza).