PCB papan Muat ATE

Ujian makan tidak boleh dipisahkan dari desain papan antaramuka ATE. Kad sonda / papan muatan yang baik pada dasarnya memastikan kejayaan produksi massa. Secara umum, jurutera ujian ATE bertanggungjawab untuk definisi keperluan papan dan beberapa rancangan skematik. Bentangan dan kawat PCB dihantar kepada penjual PCB profesional. jurutera ujian bertanggungjawab untuk kajian setiap hasil desain.

Produk SoC kompleks seperti CPU/GPU/APU..... Memiliki kuasa yang sangat tinggi apabila bekerja pada kelajuan penuh, dan tenaga bekalan kuasa menurun dengan evolusi proses (tenaga kerja inti digital dengan TSMC 7Nm adalah 0.7), jadi rancangan PDN sangat memerlukan. Impedansi yang sama bagi PDN mesti kecil dan rata sepanjang domain frekuensi untuk memastikan perubahan tiba-tiba dalam semasa tidak mengakibatkan jatuh tegangan besar:

Design impedance bagi PDN adalah pada dasarnya bagaimana untuk menambah kondensator blok/penyahpautan:

Perkara pertama yang and a perlu tahu adalah kondensator satu-mati dan pada-pakej, bentangan desain umum yang anda boleh ekstrak kemudian. Kapansor ini (kira-kira 1uf) memastikan pengendalian PDN kecil dalam kawasan frekuensi tinggi, yang tidak boleh diperbaiki oleh reka PCB.

Keperlawanan dalaman dan induktan bekalan kuasa di kawasan frekuensi rendah menentukan pengendalian PDN ke suatu kadar tertentu, yang boleh diperbaiki dengan meletakkan kapasitasi tantalum besar dekat hujung input kuasa.

Banyak kondensator pemisahan yang berbeza perlu ditempatkan dekat pin kuasa DUT untuk memastikan impedance PDN rata antara 10Khz dan 10Mhz.

Perhatian: Kapsitasi antara lapisan kuasa dan lapisan GND adalah kapasitasi penyahpautan yang baik (beberapa nf), yang boleh ditambah dengan mengurangi ruang lapisan dan parameter media tinggi;

isu desain VIA

Apabila ia berkaitan dengan rancangan PDN, VIA kondensator pemisahan perlu memberikan pertimbangan istimewa kepada induktan. Apabila memeriksa PCB, anda perlu memeriksa kedudukan pad dan VIA setiap peranti untuk menghindari peningkatan induktan disebabkan oleh jejak berlebihan.

Kejatuhan Impedance bagi isyarat Kelajuan Tinggi

Setiap VIA, pad pogo, dan komponen pad a trek isyarat kelajuan tinggi akan menyebabkan penghentian impedance; VIA RX dan TX boleh menyebabkan masalah percakapan salib; Ketepatan kawalan proses penjual PCB akan menyebabkan penghalang sebenar yang buruk...

Contohnya, penghapusan tanah digunakan untuk meningkatkan impedance yang sama dengan microstrip dengan menggali keluar tanah untuk menyelesaikan perbezaan antara jejak strip dan impedance microstrip.

Soalan Komunis

Digital, analog, tanah RF. Semua jenis tempat berakhir dalam sambungan bintang dekat DUT, jangan alihkan sambungan titik tunggal jauh dari DUT.

Design Laminated

Rancangan tradisional mengurangkan induktansi VIA dengan meletakkan isyarat RF/campuran dekat lapisan atas/bawah. Letakkan lapisan kuasa di tengah mengurangkan isu EMI, seperti yang dipaparkan dalam figur berikut.

Selain itu, bekalan kuasa digital dan lapisan isyarat digital, lebih baik jauh dari isyarat tanah analog/RF dan analog/RF, untuk menghindari gangguan. Oleh itu, lapisan DPS disebelah GND ANALOG adalah terbaik untuk mengalokasi bekalan kuasa dengan variasi semasa dan semasa kecil.

Untuk peranti tenaga rendah kuasa tinggi seperti CPU/GPU, lapisan DPS patut ditempatkan di atas untuk mengurangi VIA dan memperbaiki PDN. Harga, tentu saja, adalah bahawa topi pemisahan mesti diletakkan di bawah soket, bukan pada tahap bawah.

Masalah bunyi bawah

ADC/DAC ketepatan tinggi mempunyai keperluan tinggi untuk bunyi bawah papan. Jika penggunaan langsung bekalan kuasa ATE akan mengakibatkan bunyi bawah tinggi, pertimbangkan menggunakan bunyi LDO yang sangat rendah untuk bekalan kuasa.

Pada masa yang sama, input analog ADC, output analog DAC boleh melindungi pagar dikelilingi oleh tanah analog, dan tanah analog melindungi perlu meletakkan VIA sepanjang interval jejak analog.

Pemilihan Bahan PCB

FR4 adalah bahan dielektrik PCB yang biasa digunakan, tetapi untuk isyarat kelajuan tinggi, kehilangan penyisihan lebih besar, jadi ia mungkin perlu memilih bahan lain. Jika PCB dicampur dengan bahan dielektrik berbeza, masalah disebabkan oleh pengembangan panas dan koeficien pendinginan berbeza bahan perlu dianggap.