정밀 PCB 제조, 고주파 PCB, 고속 PCB, 표준 PCB, 다중 계층 PCB 및 PCB 조립.
무선 주파수 (RF) 회로의 회로 PCB 보드 레이아웃은 보드 구조, 전원 케이블 연결 및 접지의 기본 원리를 이해해야합니다.이 글은 관련 기본 원리를 토론하고 무선 주파수 설계의 성능 지표를 효과적으로 향상시킬 수 있는 실용적이고 검증된 전원 배선, 전원 바이패스 및 접지 기술을 제공합니다.본고는 실제 설계에서 PLL 잡산 신호가 출력 결합, 접지 및 필터 소자의 위치에 매우 민감하다는 점을 고려하여 PLL 잡산을 억제하는 방법을 중점적으로 연구하였다.이 문제를 설명하기 위해 이 문서는 MAX2827 802.11a/g 트랜시버의 PCB 레이아웃을 참고로 설계되었습니다.
그림 1: 별 토폴로지의 Vcc 경로설정
RF 회로를 설계할 때 전원 회로의 설계와 회로 기판의 배치는 종종 고주파 신호 경로의 설계가 완료된 후에 남는다.세심하게 고려하지 않은 설계의 경우, 회로 주변의 전원 전압은 오류 출력과 소음을 일으키기 쉬우며, 이는 RF 회로의 성능에 더욱 영향을 줄 것이다.PCB 레이어를 합리적으로 분포하고 별 모양 토폴로지 Vcc 지시선을 사용하며 Vcc 지시선에 적절한 디커플링 커패시터를 추가하면 시스템의 성능을 향상시키고 최적의 지표를 얻을 수 있습니다.
전원 연결 및 우회의 기본 원리
현명한 PCB 계층 할당을 통해 후속 케이블 연결을 단순화합니다.4 계층 PCB(WLAN에서 일반적으로 사용되는 회로 기판)의 경우 대부분의 애플리케이션에서 회로 기판의 최상위 계층은 구성 요소 및 RF 지시선, 2 계층은 시스템 접지, 전원 공급 장치 부분은 3 계층, 모든 신호선은 4 계층에 분포할 수 있습니다.두 번째 층의 연속 접지 평면 레이아웃은 제어 임피던스를 가진 RF 신호 경로를 구축하는 데 필요합니다.또한 가능한 한 짧은 접지 회로를 촉진하고 1 층과 3 층에 높은 전기 격리를 제공하여 두 층 사이의 결합을 최소화합니다.물론 다른 보드 레이어 정의 방법 (특히 보드에 여러 레이어가 있는 경우) 도 사용할 수 있지만 위의 구조는 성공적인 예입니다.
그림 2: 주파수에 따른 콘덴서 임피던스의 변화
넓은 면적의 전력 계층은 Vcc 케이블을 쉽게 연결할 수 있지만 일반적으로 시스템 성능을 저하시키는 퓨즈입니다.더 큰 평면에 모든 전원 지시선을 연결하면 불가피하게 지시선 사이의 지시선을 방지할 수 있습니다.소음 전송.반대로 별 토폴로지를 사용하면 서로 다른 전원 핀들 간의 결합이 감소합니다.그림 1은 MAX2826 IEEE 802.11a/g 트랜시버의 평가판에서 가져온 별 모양의 연결된 Vcc 케이블 연결 체계를 보여줍니다.그림에서는 RF IC의 전원 핀에 전원을 공급하기 위해 다른 분기의 전원 코드를 끌어낸 마스터 Vcc 노드를 설정합니다.각 전원 핀은 별도의 지시선을 사용하여 핀 간의 공간 격리를 제공하므로 결합을 줄일 수 있습니다.또한, 모든 도선은 일정한 기생 전감을 가지고 있는데, 이것이 바로 우리가 원하는 것이며, 그것은 전력선의 고주파 소음을 필터하는 데 도움이 된다.
성형 토폴로지 Vcc 지시선을 사용할 때는 적절한 출력 디커플링을 취해야 하며, 디커플링 콘덴서는 일정한 기생 전기 감각을 가지고 있다.실제로 커패시터는 직렬 RLC 회로에 해당합니다.콘덴서는 저주파 대역에서 주도적인 역할을 하지만 SRF(자격 진동 주파수)에서는
그 후 콘덴서의 임피던스는 전기 감성을 나타낼 것이다.콘덴서는 주파수가 SRF에 가깝거나 낮을 때만 디커플링 효과가 있으며 콘덴서는 이러한 주파수에서 낮은 저항을 나타냅니다.그림 2는 다양한 용량 값의 일반적인 S11 매개변수를 보여줍니다.이러한 커브에서 SRF를 명확하게 볼 수 있습니다.또한 용량이 클수록 낮은 주파수에서 제공하는 디커플링 성능이 좋다는 것을 알 수 있다 (나타나는 임피던스가 클수록).낮음).
Vcc 별 토폴로지의 마스터 노드에 2.2°F와 같은 대용량 커패시터를 배치하는 것이 좋습니다.이 콘덴서에는 낮은 SRF가 있어 저주파 소음을 제거하고 안정적인 직류 전압을 만드는 데 효과적입니다.IC의 각 전원 핀에는 전원 코드에 결합할 수 있는 고주파 노이즈를 필터링하기 위해 저용량 커패시터(예: 10nF)가 필요합니다.소음에 민감한 회로에 전원을 공급하는 전원 핀의 경우 외부 바이패스 콘덴서 두 개가 필요할 수 있습니다.예를 들어, 10pF 콘덴서와 10nF 콘덴서를 병렬로 사용하여 바이패스를 제공하면 더 넓은 디커플링 주파수 범위를 제공하고 노이즈가 전원 전압에 미치는 영향을 제거하려고 합니다.각 전원 공급 장치 핀은 얼마나 많은 디커플링 커패시터가 필요하고 실제 회로가 소음 방해에 취약한지 확인하기 위해 신중하게 검사해야 합니다.
엄격한 PCB 레이아웃 및 Vcc 지시선(Star Topology)과 결합된 우수한 전원 공급 장치 디커플링 기술은 모든 RF 시스템 설계의 견고한 토대를 제공합니다.실제 설계에서 시스템 성능 지표를 떨어뜨리는 다른 요소도 있지만"소음 없음"전원을 보유하는 것은 시스템 성능을 최적화하는 기본 요소입니다.
접지 및 오버홀 설계
접지층의 배치와 지시선도 WLAN 회로기판 설계의 관건으로서 회로기판의 기생매개변수에 직접적인 영향을 주고 시스템성능을 낮추는 우환이 존재한다.무선 주파수 회로 설계에는 독특한 접지 방안이 없다.설계에서 만족스러운 성능 지표를 구현할 수 있는 몇 가지 방법이 있습니다.접지 평면이나 지시선은 아날로그 신호 접지와 디지털 신호 접지로 나눌 수 있으며, 고전류 또는 고전력 회로를 격리할 수 있다.과거 WLAN 평가 보드의 설계 경험을 바탕으로 4 계층 보드에 별도의 접지 평면을 사용하면 더 나은 효과를 얻을 수 있습니다.이러한 경험 방법을 통해 RF 부분은 접지층을 통해 다른 회로와 격리되어 신호 간의 교차 간섭을 피할 수 있습니다.위에서 설명한 것처럼 보드의 두 번째 레이어는 일반적으로 접지 평면으로 사용되며 첫 번째 레이어는 어셈블리와 RF 지시선을 배치하는 데 사용됩니다.
그림 3: 오버홀의 전기 특성 모델.
접지 평면을 결정한 후에는 가장 짧은 경로로 모든 신호를 접지 평면에 연결하는 것이 중요합니다.일반 구멍은 최상위 접지선을 접지 평면에 연결하는 데 사용됩니다.주의해야 할 것은 구멍을 통과하는 것은 전기적 감성이라는 것이다.그림 3은 Lvia는 과공 감지, Cvia는 통공 PCB 용접판의 기생 용량인 과공의 정확한 전기 특성 모델을 보여준다.만약 당신이 여기에서 토론한 접지 배치 기술을 사용한다면, 당신은 기생 용량을 무시할 수 있습니다.구멍 지름이 0.2mm인 1.6mm 심통 구멍의 센싱은 약 0.75nH, 2.5GHz/5.0GHz WLAN 대역의 동등한 임피던스는 약 12섬/24섬이다.따라서 접지 구멍은 RF 신호에 진정한 접지를 제공 할 수 없습니다.고품질의 회로 기판 설계의 경우 RF 회로 부분에 가능한 한 많은 접지 통과 구멍을 제공해야 하며, 특히 일반 IC 패키지의 노출 접지에 대해서는 더욱 그렇다.패드접지 불량은 수신 전단이나 출력 증폭기 부분에서 유해 방사선을 발생시켜 이득과 소음 계수 지표를 낮추기도 한다.접지 용접 디스크의 용접 불량도 같은 문제를 초래할 수 있다는 점도 주의해야 한다.또한 전력 증폭기의 전력 소비량은 접지 평면에 연결하기 위해 여러 개의 구멍이 필요합니다.
그림 4.PLL 필터 컴포넌트 레이아웃은 MAX2827 참조 설계판을 예로 들 수 있습니다.
다른 레벨 회로의 노이즈를 필터링하고 부분적으로 발생하는 노이즈를 억제하여 전원 코드를 통해 레벨 간의 교차 간섭을 제거하는 것이 Vcc 디커플링의 이점입니다.만약 디커플링 커패시터가 같은 접지 오버홀을 사용한다면, 오버홀과 접지 사이의 센싱 효과로 인해 이러한 연결 지점의 오버홀은 두 전원의 모든 RF 간섭을 가지고 있을 것이며, 이는 디커플링 커패시터의 기능을 잃었을 뿐만 아니라 시스템의 레벨 간 노이즈 결합에 또 다른 경로를 제공한다.
이 문서의 후반부에서 볼 수 있듯이 PLL의 구현은 시스템 설계에서 항상 큰 도전에 직면합니다.만족스러운 잡다한 특성을 얻기 위해서는 좋은 접지선 배치가 필요하다.현재 IC 설계에서는 모든 PLL과 VCO가 칩에 통합되어 있습니다.대부분의 PLL은 디지털 전류 전하 펌프 출력을 사용하여 루프 필터를 통해 VCO를 제어합니다.일반적으로 아날로그 제어 전압을 얻기 위해 전하 펌프의 디지털 펄스 전류를 필터링하기 위해 2 단계 또는 3 단계 RC 루프 필터가 필요합니다.전하펌프 출력 부근의 두 콘덴서는 반드시 전하펌프 회로의 접지에 직접 연결해야 한다.이를 통해 접지 회로의 펄스 전류 경로를 격리하고 LO의 해당 분산 주파수를 최소화할 수 있습니다.세 번째 콘덴서 (3 단계 필터 용) 는 디지털 전류에 따라 제어 전압이 부동하지 않도록 VCO 땅에 직접 연결되어야합니다.이를 어기면 상당한 허위 성분이 발생한다.
그림 4는 PCB 레이아웃의 예를 보여줍니다.접지 용접 디스크에는 많은 접지 구멍이 있으며, 각 Vcc 디커플링 콘덴서가 자체 별도의 접지 구멍을 가질 수 있습니다.상자에 있는 회로는 PLL 루프 필터입니다.첫 번째 전기 컨테이너는 GND_CP에 직접 연결되고 두 번째 전기 컨테이너(R과 직렬)는 180도 회전하여 동일한 GND_CP로 반환되며 세 번째 전기 컨테이너는 GND_VCO에 연결됩니다.이런 접지 방안은 더욱 높은 시스템 성능을 얻을 수 있다.
적절한 전원 공급 장치 및 접지를 사용하여 PLL 분산 신호 억제
설계 과정에서 802.11a/b/g 시스템의 요구를 만족시키려면 전송 스펙트럼 마스크가 난점이다.선형 지수와 전력 소비량은 균형을 이루어야 하며 충분한 송신 전력을 유지하는 전제하에 IEEE를 충족시키기 위해 일정한 여유를 유지해야 한다.및 FCC 규정IEEE 802.11g 시스템이 안테나에서 필요로 하는 일반적인 출력은 +15dBm이며, 주파수 편차가 20MHz일 때 주파수 편차는 -28dBr이다.주파수 대역에서 인접한 채널의 전력 억제 비율(ACPR)은 특정 응용 프로그램에 대해 특정 전제에서 올바른 장치의 선형 특성의 함수입니다.Tx IC 및 PA의 오프셋을 경험에 따라 조정하고 PA의 입력 수준, 출력 수준 및 중간 수준의 일치 네트워크를 조정하여 전송 채널의 ACPR 특성을 최적화하는 많은 작업을 수행합니다.
그림 5: 주기 필터를 사용한 효과.
그러나 ACPR을 유발하는 모든 문제가 장치의 선형 특성에 기인하는 것은 아닙니다.좋은 예는 일련의 조정으로 전력 증폭기와 PA 드라이브 (ACPR에서 주요 역할을 하는 두 가지 요소) 가 최적화되었다는 것입니다.WLAN 송신기의 인접 채널 특성은 여전히 예상한 지표에 도달하지 못하고 있다.이때 송신기의 자물쇠 링에서 나오는 로컬 발진기 (LO) 의 잡산 신호도 ACPR 성능을 떨어뜨린다는 점에 유의해야 한다.LO의 분산 신호는 변조된 베이스밴드 신호와 혼합되며 혼합된 컴포넌트는 원하는 신호 채널을 따라 확대됩니다.이 혼합 효과는 PLL 분산 컴포넌트가 임계값보다 높을 때만 문제를 일으킵니다.PLL 분산 컴포넌트가 임계값보다 낮으면 ACPR은 주로 PA 비선형에 의해 제한됩니다.Tx 출력 및 스펙트럼 마스크 특성이"선형 제한"될 때 우리는 선형 지수와 출력의 균형을 맞춰야 합니다.LO 분산 특성이 ACPR 성능을 제한하는 주요 요소가 되면 PA는 더 많은 전류를 소비하고 설계 유연성을 제한하기 위해 지정된 POUT에서 더 높은 작업 지점에 오프셋되어야하는"분산"제한에 직면하게 됩니다.
상술한 토론은 또 다른 문제를 제기하였는데 즉 어떻게 효과적으로 PLL의 잡산분량을 일정한 범위내에 제한하여 발사스펙트럼에 영향을 주지 않도록 할것인가 하는것이다.잡다한 분량이 발견되면 생각나는 첫 번째 해결책은 잡다한 신호 폭을 줄이기 위해 PLL 루프 필터의 대역폭을 줄이는 것입니다.이런 방법은 극소수의 상황에서 효과적이지만 일부 잠재적인 문제도 존재한다.
그림 5는 가정을 보여줍니다.설계에서 상대 주파수가 20MHz인 N 주파수 분할 합성기를 사용한다고 가정합니다.루프 필터가 200kHz의 마감 주파수를 가진 2단계 필터이고 일반적으로 40dB/Dedecade의 롤링 강하율이면 20MHz 주파수에서 80dB의 감쇠를 얻을 수 있습니다.레퍼런스 분산 컴포넌트가 -40dBc인 경우(유해 변조 컴포넌트의 레벨을 초래할 수 있다고 가정), 분산 생성 메커니즘이 루프 필터의 범위를 초과할 수 있습니다(필터 이전에 생성된 경우 그 폭이 매우 클 수 있음).압축 루프 필터의 대역폭은 잡다한 특성을 개선하지 않지만 PLL 잠금 시간을 증가시켜 시스템에 큰 부정적인 영향을 미칠 수 있습니다.
경험이 증명하다싶이 PLL의 잡산을 억제하는 가장 효과적인 방법은 합리적인 접지, 전원배치와 결합제거기술이어야 한다.이 문서에서 논의 된 경로설정 원리는 PLL 잡다한 컴포넌트의 좋은 설계 시작을 줄이는 것입니다.전하 펌프에 비교적 큰 전류 변화가 존재하는 것을 고려할 때, 성형 토폴로지를 채택하는 것은 매우 필요한 것이다.충분한 격리가 없으면 전류 펄스에서 발생하는 노이즈가 VCO의 전원에 결합하고 VCO 주파수를 변조하는 것을 일반적으로"VCO 견인"이라고 합니다.전원 코드와 각 Vcc 핀의 디커플링 콘덴서 간의 물리적 격리, 접지 구멍의 합리적인 배치 및 직렬 페로브스카이트 구성 요소 도입 (마지막 수단으로) 등의 조치는 격리성을 향상시킬 수 있습니다.이러한 작업은 각 설계에서 사용할 필요가 없습니다.각 방법을 적당히 사용하면 잡산의 폭을 효과적으로 줄일 수 있다.
그림 6은 비합리적인 VCO 전원 분리 시나리오의 결과를 제공합니다.전원 문파는 바로 전하 펌프의 스위치 효과가 전원 코드에 강한 간섭을 일으켰음을 나타낸다.다행히도, 이 강한 간섭은 바이패스 콘덴서를 추가하여 효과적으로 억제할 수 있습니다.또한 VCO의 전원 지시선이 전하 펌프 전원 바로 아래에 있는 것과 같이 전원 배선이 불합리한 경우 VCO 전원에서 동일한 노이즈를 관찰할 수 있으며 ACPR 특성에 영향을 줄 수 있는 잡음 신호가 발생하여 디커플링이 강화되어도 테스트 결과가 개선되지 않습니다.이 경우 PCB 케이블을 확인하고 VCO의 전원 지시선을 재배열할 필요가 있으며, 이는 잡다한 특성을 효과적으로 개선하고 사양 요구 사항의 사양을 충족시킵니다.
그림 6: VCC_VCO 디커플링 시험 결과 불합리
