PCB 기술 - PROTEL에서 ALLEGRO로의 전환 자습서

PCB 디자인의 복잡성과 고속 PCB 디자인에 대한 수요가 증가함에 따라 점점 더 많은 PCB 디자이너와 디자인 팀이 Cadence의 디자인 플랫폼과 도구를 선택하고 있습니다.그러나 Protel 데이터에서 Cadence 데이터로의 직접적인 변환 도구가 없기 때문에 기존의 Protel 플랫폼 기반 설계 데이터를 Cadence 플랫폼으로 변환하는 방법은 디자이너가 플랫폼 전환 기간에 직면 한 문제였습니다.

장기적인 실제를 바탕으로 기존 도구의 특징을 결합해 프로텔 원리도와 PCB를 카덴스 플랫폼으로 전환하는 방법을 제시했다.

1. 사용하는 도구

a） Protel DXP SP2

b) Cadence Design Systems, 주식회사 Capture CIS

c) Cadence 설계 시스템, 주식회사 Orcad 레이아웃

d) Cadence Design Systems, 주식회사 레이아웃

e) Cadence Design Systems, 주식회사 Allegro

f) Cadence Design Systems, 주식회사 Specctra

2. Cadence Design Systems, 주식회사 Capture CIS의 Protel 설명도

Protel DXP SP2의 새로운 기능을 사용하여 Protel 원리도를 변환할 수 있습니다.이 기능을 통해 Protel 원리도를 Capture CIS로 직접 변환할 수 있습니다.

여기서 우리는 실천을 거쳐 총결된 주의사항만 제기하였다.

1) Protel DXP가 Capture DSN 파일을 출력할 때 패키지 정보가 출력되지 않습니다.Capture에서는 모든 구성 요소의 PCB Footprint 속성이 비어 있는 것을 볼 수 있습니다.이렇게 하려면 전체 변환 과정에서 가장 많은 시간이 소요되는 구성 요소에 수동으로 포장 정보를 추가해야 합니다.패키지 정보를 추가할 때 패키지와 Protel PCB 디자인의 일관성을 유지하고 패키지 이름 지정에 대한 Cadence의 제한을 유지합니다.예를 들어, AXIAL0.4로 패키지된 Protel의 저항기는 나중에 설명된 패키지 라이브러리 변환에서 AXIAL04로 수정됩니다.이는 Cadence에서 패키지 이름에 "."를 사용할 수 없기 때문입니다.다른 예로는 Protel에서 DB9RA/F로 패키지된 DB9 커넥터가 DB9RAF로 변경됩니다.따라서 Capture에서 패키지 정보를 구성 요소에 추가할 때 이러한 이름 변경 사항을 고려해야 합니다.

2) 일부 장치의 숨겨진 핀 또는 핀 번호가 변환 중에 손실될 수 있으므로 라이브러리 편집 방법을 사용하여 캡처에 추가해야 합니다.일반적으로 핀 번호를 잃기 쉬운 장치는 저항기와 콘덴서와 같은 분리 장치입니다.

3) 계층형 설계에서 모듈 간에 연결된 버스의 이름을 Capture에 지정해야 합니다.이러한 버스는 Protel의 상위 설계에 이미 명명되어 있더라도 연결을 보장하기 위해 Capture에서 다시 생성해야 합니다.

4) 포장에 여러 부품이 포함된 장치의 경우 레이블 번호를 수정해야 합니다.예를 들어, 74ls00은 Protel의 두 개의 문을 사용하며 위치 번호는 U8A, U8B입니다.이러한 정보는 변환 중에 손실되며 다시 추가해야 합니다.

기본적으로 위의 몇 가지 점에 주목하여 Protel DXP의 도움으로 Protel 원리도를 Capture로 변환할 수 있습니다.더 나아가 기존 Protel 원리도 기호 라이브러리를 Capture로 변환하는 방법도 제공합니다.

3. Protel 패키지 라이브러리 변환

PCB 설계를 위해 Protel을 오랫동안 사용해 왔으며, 우리는 항상 실제 테스트를 거친 방대한 Protel 패키지 라이브러리를 축적할 것이다.디자인 플랫폼이 변경될 때 이 패키지 라이브러리를 어떻게 보존할 것인가는 항상 골치 아픈 문제이다.여기서는 Orcad Layout과 무료 Cadence 도구 Layout2allegro를 사용하여 작업을 완료합니다.

1) PCB 패키지를 Protel의 빈 PCB에 배치하고 Protel PCB 2.8 ASCII 형식으로 PCB 파일을 출력합니다.

2) Orcad Layout을 사용하여 이 Protel PCB 2.8 ASCII 파일을 가져옵니다.

3) Layout2allegro를 사용하여 생성된 Layout MAX 파일을 Allegro BRD 파일로 변환합니다.

4) 그런 다음 Allegro의 Export 함수를 사용하여 패키지 라이브러리와 pad 라이브러리를 출력하고 Protel 패키지 라이브러리에서 Allegro 사이의 변환을 완료했습니다.

4. Protel PCB를 Allegro로 변환

앞의 두 단계를 바탕으로 Protel PCB에서 Allegro로 변환할 수 있습니다.이 변환 프로세스는 보다 정확하게 설계 복제 프로세스입니다.Allegro에서 Protel PCB의 레이아웃과 케이블을 복사합니다.

1) Capture가 두 번째 단계에서 생성한 Allegro 형식 네트워크 테이블을 Allegro BRD에 전달하여 복제 작업의 시작점으로 삼습니다.

2) 먼저 장비 레이아웃을 재현하고자 합니다.Protel에서 전체 장치 위치, 회전 각도 및 배치 레이어 정보를 포함하는 배치 및 선택 파일을 내보냅니다.간단한 수동 수정을 통해 Allegro의 Placement 파일로 변환할 수 있습니다.Allegro에서 이 Placement 파일을 가져오면 레이아웃을 얻을 수 있습니다.

3) 경로설정 정보를 복원하려면 Specctra를 브리지로 사용해야 합니다.먼저 Protel에서 연결 정보가 포함된 Specctra DSN 파일을 내보냅니다.이 DSN 파일의 경우 다음 두 가지를 고려해야 합니다.

4) Protel의 도면층 이름은 Allegro의 도면층 이름과 다릅니다.텍스트 편집기를 사용하여 적절하게 수정하십시오.예를 들어, Protel의 최상위 및 하위는 Toplayer와 Bottomlayer이며 Allegro에서는 top과 bottom이라고 불렸습니다.

5) Specctra의 오버홀 정의를 확인하고 Allegro 규칙에 추가합니다.allegro에서 구멍을 정의하여 Specctra에서 경로설정 정보를 내보냅니다.세션, 컨덕터 및 경로설정 파일을 사용할 수 있습니다.라우팅 파일을 사용하여 경로설정 정보를 가져오고 레이아웃을 복사하는 Allegro PCB로 가져오는 것이 좋습니다. PCB에서 Allegro BRD로 Protel 변환을 완료했습니다.

Protel에서 Allegro로 변환하는 방법

오늘날 IT 산업이 급성장함에 따라 하드웨어 장치에 대한 요구가 높아지고 있습니다.하드웨어 설계자는 고속, 고밀도 PCB를 어떻게 설계할 것인가에 대한 문제에 직면해 있다.속담에 노동자가 자기 일을 잘하려면 먼저 칼을 잘 갈아야 한다고 한다.저가형 PCB 설계 도구를 포기하고 Cadence와 같은 회사가 제공하는 고성능 PCB EDA 소프트웨어를 선택하는 디자이너가 많아지는 이유입니다.

그러나 이런 변화는 불가피하게 이런저런 문제를 가져올 수 있다.초기 접촉 및 사용으로 인해 Protel은 중국에서 많은 사용자를 보유하고 있습니다.Cadence 고속 PCB 솔루션을 선택하면 Protel 설계를 Cadence PCB 설계 소프트웨어로 마이그레이션하는 방법에 대한 문제가 발생합니다.

이 과정에서 부딪히는 문제는 크게 두 가지로 나눌 수 있다: 하나는 설계가 복잡하지 않다는 것이다. 설계자는 Cadence CCT의 강력한 자동 배선 기능을 이용하여 배선 작업을 완성하기를 원한다.다른 하나는 설계가 비교적 복잡하여 설계자는 신호잡음비분석도구에 의거하여 신호잡음비를 모의설계하고 네트워크의 배선토폴로지를 설정하는 등 임무를 수행해야 한다.

첫 번째 경우 변환 작업이 비교적 간단합니다. 이 작업은 Protel 또는 Cadence에서 제공하는 Protel에서 CCT로의 변환 도구를 사용하여 수행할 수 있습니다.두 번째 시나리오에서는 작업의 복잡성이 상대적으로 높습니다. 이러한 변환 방법을 간략하게 설명하겠습니다.

Cadence 노이즈 분석 도구의 분석 객체는 Cadence Allegro의 brd 파일이며 Allegro는 요구 사항에 맞는 타사 네트워크 테이블을 읽을 수 있습니다.Protel 출력의 Telexis 형식 네트워크 테이블은 타사 네트워크 테이블에 대한 Allegro의 요구 사항을 충족하므로 Protel 파일을 Allegro에 주입할 수 있습니다.

여기에는 독자의 주의가 필요한 두 가지가 있다.첫째, Allegro 타사 네트워킹 테이블에서는 $PACKAGE 섹션에서 "."을 사용할 수 없습니다.둘째, Protel에서는 BasName[0:N]로 버스를 나타내고 BasName[x]로 버스의 신호를 나타냅니다.Allegro 타사 네트워크 테이블의 버스에 있는 신호는 Bas NameX로 표시됩니다.독자들은 Protel 출력의 Telexis 웹 테이블을 직접 수정하여 이러한 문제를 해결할 수 있습니다.

Allegro는 타사 네트워크 테이블을 주입할 때 각 장치 유형에 대한 장치 설명 파일 device.txt 파일도 필요합니다.형식은 다음과 같습니다.

패키지: 패키지 유형

클래스: classtype

Pincount: 총 핀 수

고정:...

자주 사용하는 항목은 PACKAGE, CLASS 및 PINCOUNT입니다.PACKAGE는 디바이스의 패키지를 설명하지만 Allegro는 네트워크 테이블의 PACKAGE 항목을 사용하고 네트워크 테이블을 주입할 때 디바이스 설명 파일의 항목을 무시합니다.CLASS는 신호 잡음 분석에 사용되는 장치 유형을 결정합니다.Cadence는 디바이스를 IC, IO 및 DISCRETE의 세 가지 범주로 분류합니다.PINCOUNT는 장치의 핀 수를 나타냅니다.대부분의 장치의 경우 Device.txt 파일에 이 세 가지를 포함하면 충분합니다.

타사 네트워크 테이블과 장치 설명 파일을 통해 Protel의 원리도 설계를 네트워크 테이블 형식으로 Cadence PCB 설계 소프트웨어로 교체할 수 있습니다.그런 다음 설계자는 Cadence PCB 소프트웨어를 사용하여 고속 및 고밀도 PCB를 설계할 수 있습니다.이 강력한 기능을 통해 자신만의 디자인을 완성할 수 있습니다.

파일 *fp1, *fp2;

:: AfxMessageBox ("안녕하세요");

fp1=fopen（“pick.txt”，“rt”）；

if(fp1==NULL)::AfxMessageBox("파일을 열 수 없습니다!!");

fp2=fopen（“place.txt”，“wt”）；

if(fp2==NULL)::AfxMessageBox("파일을 만들 수 없습니다!!");

char 참고문헌[5], 모델[5];

부동 midx, midy, refx, refy, padx, pady, 회전;

char tb[1]；

char tmp='“'；

fprintf(fp2, "%sn", "# 익스프레스 스크립트");

fprintf(fp2, "%sn", "버전 13.6");

fprintf（fp2，“%sn”，“place refdes”）；

while（！feof（fp1））{

fscanf(fp1,'%s', 참고문헌);

fscanf(fp1,'%s', 모드);

fscanf（fp1，“%s”，tb）；

fprintf（fp2，“fillin%c%s%cn”，tmp，refdes，tmp）；

if(회전!=0) {

fprintf（fp2，“rotaten”）；

fprintf(fp2, "iangle%fn", 회전);

}；

char yy=tb[0]；

if（yy！='T'）fprintf（fp2，“pop-mirrorn”）；

fprintf（fp2，“pick%f%f n”，padx，pady）；

fprintf(fp2, "다음 n");

}；

fprintf(fp2, "완료");

fclose（fp1）；

fclose（fp2）；

이상 프로텔에서 Allegro로의 전환 방법을 간략하게 소개하였으며, 독자의 디자인 작업에 도움이 되기를 바랍니다.