PCB 기술 - PCB 회로 신호 무결성 일치 방법

PCB 병렬 연결

PCB 병렬 단자 연결은 주로 부하 단자에 가능한 한 가까운 당김 저항 및/또는 당김 저항을 증가시켜 단자의 임피던스 일치를 실현한다.PCB 병렬 종단 연결은 애플리케이션 환경에 따라 다음과 같은 유형으로 나눌 수 있습니다.

(I) 간단한 PCB 병렬 연결.이 종단 연결 방법은 단순히 부하 종단에 바닥으로 당기는 저항기 RT (RT = Z0) 를 추가하여 일치시킵니다.이런 단접을 채용하는 조건은 출력이 높을 때 구동단은 반드시 구동전류를 제공하여 단접저항기를 통과하는 고전평전압이 한도값전압요구를 만족시킬수 있도록 확보해야 한다.출력이 높은 레벨 상태이면

이런 PCB 병렬 단자 연결 회로는 너무 많은 전류를 소모한다.50섬 끝 연결 부하의 경우 최대 48mA의 높은 TTL 레벨을 유지합니다.따라서 일반 장치는 이러한 유형의 터미널을 안정적으로 지원하기가 어렵습니다.연결 회로

(II) venin PCB 병렬 단련은 분압기형 단련이다.그것은 상단 저항기 R1과 드롭다운 저항기 R2를 사용하여 종단 접합 저항기를 형성하고 R1과 R2를 통한 반사를 흡수합니다.R1 및 R2의 저항 값 선택은 다음 조건에 따라 결정됩니다.R1의 최대값은 수신 가능한 신호의 최대 상승 시간 (RC 충전 및 방전 시간 상수의 함수) 에 의해 결정되며 R1의 작은 값은 구동 소스의 전류 흡수 값에 의해 결정됩니다.R2의 선택은 송전선로가 끊어질 때 회로의 논리적 고전압 요구를 만족시켜야 한다.위닝 등가 임피던스는 다음과 같이 표시할 수 있습니다.

여기서 최적의 일치를 위해서는 RT가 전송선 임피던스 Z0과 같아야 합니다.이 단접 방안은 원극측 부품의 구동 능력에 대한 요구를 낮췄지만 VCC와 GND 사이에 연결된 저항 R1과 R2는 시스템 전원에서 전류를 섭취해 왔기 때문에 DC의 전력 소비량은 상대적으로 크다.

(III) 활성 PCB 병렬 연결

이 종단 정책에서 종단 저항기 RT(RT=Z0)는 부하 종자 신호를 오프셋 전압 VBIAS로 당깁니다.VBIAS의 선택 기반은 출력 구동원이 높은 레벨과 낮은 레벨 신호의 전류를 추출할 수 있도록 하는 것이다.이런 유형의 단말기는 하나의 독립된 전압원을 필요로 하는데, 이 전압원은 전류를 흡수하고 흡수하는 능력을 가지고 있어 출력 전압의 도약 속도의 요구를 만족시킨다.이 종료 시나리오에서 오프셋 전압 VBIAS가 양수 전압이고 입력이 논리적 저전력 수준에 있으면 DC 전력 손실이 발생합니다.오프셋 전압 VBIAS가 보조 전압이면 입력이 논리적 고전기에 있을 때 DC 전력 손실이 발생합니다.

(IV) PCB 병렬 AC 터미널

PCB 병렬 AC 터미널은 임피던스와 커패시터 네트워크(직렬 RC)를 터미널 임피던스로 사용합니다.터미널 저항 R은 전송선 저항 Z0보다 작거나 같아야 하며 커패시터 C는 100pF보다 커야 합니다.0.1uF의 다중 세라믹 콘덴서를 사용하는 것이 좋습니다.콘덴서는 저주파와 고주파를 차단하는 기능을 가지고 있기 때문에 저항 R은 구동원의 직류 부하가 아니기 때문에 이 종료 방법은 어떠한 직류 전력 소비량도 가지고 있지 않다.