ESD의 경우
층내 신호 전류 변환
요약: 인쇄 회로 기판, 인쇄 회로 기판 및 신호 경로는 항상 보드 스택의 레이어를 변경해야 합니다.경우에 따라 문제가 발생할 수 있습니다.ESD 예제에서는 레이어를 변경하면 문제가 발생할 수 있는 조건을 설명합니다.
통과 신호 경로
토론: PCB의 경로설정은 레이어 경로를 변경해야 레이아웃을 완료하는 경우가 많습니다.4 계층 PCB의 경우 일반적으로 회로 기판의 맨 위에서 맨 아래로 바뀌고 중간 2 층은 전원 공급 장치와 접지입니다.4 층판은 특히 문제가 있습니다. 전원 평면과 접지 평면 사이의 간격이 일반적으로 6 층 이상 (약 30 ~ 40 밀) 에 비해 상대적으로 크기 때문입니다.
최상위 및 하단에서 신호 전류는 주변 접지 또는 전원 평면의 미러링 반환 전류와 일치합니다.신호 전류가 레이어를 위에서 아래로 변경하면 ESD 성능에 영향을 주는 손상이 발생할 수 있습니다.
모든 신호는 소스에서 로드, 다시 소스로 순환합니다.이 특별한 사례에서 볼 수 있듯이, 일반적으로 경로의"귀환"부분은 우리를 번거로움에 빠뜨립니다.하단 표면 하단에서 신호의 반환 전류는 신호를 따라 하단 표면 상단에 도달하지만 상단 표면 하단에서 신호를 따라 상단 표면 상단까지 도달하려면 표면 간 임피던스를 통과해야 합니다.
단일 및 이중 경로가 있는 테스트 보드
임피던스 Z를 고려하는 한 가지 방법은 두 평면을 신호 구멍에서 확장된 2D 전송선으로 보는 것입니다.바이패스 커패시터는 임피던스가 낮은"단락"을 형성합니다 (비록 단락은 전기적 감각이 중요하기 때문에 충분히 높은 주파수에서 그다지 좋지 않지만). 회로 기판의 가장자리는 일반적으로 미단접의"개선"이다.이러한 특징과 기타 특징은 반사를 일으켜 평면 사이의 임피던스가 주파수에 따라 현저하게 변화하게 할 수 있으며, 평면 간격이 약 30밀인 4층판의 경우 일부 주파수에서 몇 옴에 도달할 수 있다.머피의 법칙은 이 저항의 최고치가 시계 주파수의 세 번의 고조파에 있을 것이라고 지적한다!
이러한 효과를 평가하기 위해 그림 2와 같이 테스트 보드를 구축했습니다.각 신호의 흔적선은 길이가 약 30센티미터이다.배선은 100옴의 쌍교선 전화 도선으로 구성되어 있다.접지 평면에 연결되면 50옴의 경로가 형성됩니다.이 판은 이중 복동 층 압판으로 전체 구성 요소가 4 층 PWB를 시뮬레이션합니다.두 개의 구리 평면은 약 30m 떨어져 있으며 왼쪽의 SMA 커넥터와 오른쪽의 부하 저항기 (4 위치) 를 통해 합선되어 있습니다.한 경로는 한쪽에 머물고 다른 경로는 회로 기판을 통과하며 다른 쪽에서 약 10cm 확장됩니다.
단일 및 이중 경로가 있는 테스트 보드
회로기판은 3kV ESD 접촉으로 방전되며 ESD 시뮬레이터에서 1m 케이블의 끝까지 그림 2와 같은 평면에 케이블이 고정되어 오른쪽 가장자리의 중간에 가깝고 왼쪽 가장자리의 중간이 땅에 연결되어 회로기판의 전하를 방출합니다.
ESD에서 생성된 EMI-계층 1 경로
예를 들어, 아래 경로의 SMA 커넥터에 있는 명백한 신호는 회로 기판의 상단에서 하단으로 간 다음 반환됩니다.이 경우 SMA 커넥터의 피크 신호는 2V를 초과하며 부품의 고유 주파수로 진동합니다.대부분의 논리 회로에 대해 말하자면, 이 단계는 틀림없이 문제일 것이다.낮은 경로에서 증가하는 노이즈는 판의 한쪽에서 다른 쪽으로 변환할 때마다 ESD로 인해 발생하는 판 임피던스 Z 양쪽의 전압이 떨어지기 때문입니다.이 전압은 신호/회로에 나타나므로 SMA 커넥터에 나타납니다.
SMA 커넥터의 신호
ESD 계층 2 경로에 대한 EMI
판 사이의 거리가 30밀귀보다 훨씬 적은 경우 판 사이의 임피던스는 일반적으로 더 낮고 그림 4와 같은 효과는 더 작으며 문제도 더 적습니다.핵심 신호가 기존(저비용) 바이패스 콘덴서에 가까운 회로기판 상단에서 하단부로 넘어가면 4층 회로기판에 미치는 영향도 최소화할 수 있다.
개요: PWB 계층 간 변환은 신호 경로에 심각한 손상을 줄 수 있습니다.전원 공급 장치와 접지 평면 사이의 거리가 클수록 영향이 커집니다.ESD에 대한 4계층 PWB의 응답 예는 가능한 문제 중 하나를 보여줍니다.