PCB 기술 - 고속 고집적 PCB 설계의 새로운 과제

전자제품의 복잡성과 성능이 끊임없이 향상됨에 따라 인쇄회로기판의 밀도와 그 관련 부품의 주파수도 끊임없이 증가되고있으며 기술자들이 고속고밀도PCB를 설계할 때 직면한 여러가지 도전도 증가되고있다.알려진 신호 무결성 (SI) 문제 외에도 고속 PCB 기술의 다음 핫스팟은 전원 무결성 (PI), EMC/EMI 및 열 분석이어야합니다.

경쟁이 심화됨에 따라 제조업체들은 제품 출시 시간에 점점 더 큰 압력을 받고 있다.고급 EDA 도구와 최적화된 방법론과 프로세스를 사용하여 설계를 고품질, 효율적으로 완료하는 방법은 시스템 제조업체와 설계 엔지니어가 직면해야 할 문제가되었습니다.

핫스팟: 신호 무결성에서 전원 무결성으로 전환

고속 설계에 대해 말하자면, 사람들이 가장 먼저 생각하는 것은 신호의 완전성 문제이다.신호의 완전성은 주로 신호 선상 신호 전송의 질을 가리킨다.회로의 신호가 필요한 타이밍, 지속 시간 및 전압 폭으로 수신 칩의 핀에 도달 할 수 있을 때 회로는 좋은 신호 무결성을 가지고 있습니다.신호가 제대로 응답하지 않거나 신호 품질이 시스템을 오랫동안 안정적으로 작동시키지 못할 경우 신호 무결성 문제가 발생합니다.신호의 완전성은 주로 지연, 반사, 교란, 정시와 진동 등 몇 가지 방면에 나타난다.시스템이 50MHz에서 작동하면 신호 무결성 문제가 발생하며 시스템과 장치의 주파수가 계속 상승함에 따라 신호 무결성 문제가 더욱 두드러질 것이라는 것이 일반적인 견해입니다.컴포넌트와 PCB 보드의 매개변수, PCB 보드에서의 컴포넌트 레이아웃 및 고속 신호의 경로설정은 신호 무결성 문제를 초래하여 시스템 작동이 불안정하거나 심지어 제대로 작동하지 않을 수 있습니다.

신호 무결성 기술은 수십 년의 발전을 거쳐 그 이론과 분석 방법은 이미 더욱 성숙해졌다.신호의 완전성 문제에 관하여 신호의 완전성은 누군가의 문제가 아니다.설계 체인의 모든 부분을 다룹니다.시스템 설계 엔지니어, 하드웨어 엔지니어, PCB 엔지니어뿐만 아니라 제조 과정에서 이를 무시할 수도 없습니다. 신호 무결성 문제를 해결하려면 첨단 시뮬레이션 도구에 의존해야 합니다.

전원 공급 장치 무결성은 신호 무결성에 비해 상대적으로 최신 기술로 고속 고밀도 PCB 설계에서 가장 큰 과제 중 하나로 간주됩니다.전원 무결성은 고속 시스템에서 PDS 전원 전송 시스템이 서로 다른 주파수에서 서로 다른 임피던스 특성을 가지고 있기 때문에 PCB의 전원 계층과 접지 계층 사이의 전압이 회로 기판의 모든 곳에서 같지 않다는 것을 의미한다.따라서 전원이 연속되지 않아 전원 소음이 발생하고 칩이 제대로 작동하지 않습니다.또한 고주파 방사선 때문에 전원 무결성 문제도 EMC/EMI 문제를 초래할 수 있습니다.전원 무결성 문제가 제대로 해결되지 않으면 시스템 작동에 심각한 영향을 줄 수 있습니다.

일반적으로 전원 무결성 문제는 회로 기판의 스태킹 설계 및 레이아웃을 최적화하고 디커플링 콘덴서를 추가하는 두 가지 방법으로 해결됩니다.시스템 주파수가 300~400MHz 미만일 경우 디커플링 콘덴서는 주파수, 필터 및 임피던스 제어를 억제하는 역할을 합니다.적절한 디커플링 콘덴서를 올바른 위치에 배치하면 시스템의 전원 무결성 문제를 줄이는 데 도움이 될 것입니다.그러나 시스템의 주파수가 높을 때 디커플링 콘덴서의 역할은 비교적 작다.이 경우 회로 기판의 레이어 간격 설계 및 레이아웃 또는 다른 방법을 최적화하여 전원 공급 장치와 접지 소음 (예: 전원 전송 시스템의 반사 문제를 줄이기 위해 적절하게 일치하는 경우) 을 줄이는 등 전원 무결성 문제를 해결하는 동시에 EMC/EMI를 억제할 수 있습니다.

신호의 완전성과 출력의 완전성 사이의 관계에 관하여 신호의 완전성은 시역의 한 개념으로서 더욱 리해하기 쉽다. 그러나 출력의 완전성은 주파수역의 한 개념으로서 신호의 완전성보다 더욱 리해하기 어렵지만 일부 면에서 신호의 완전성과 류사한 점이 있다.전원 무결성은 고속 설계를 위한 새로운 과제인 엔지니어의 기술 향상을 요구합니다.그것은 판급뿐만 아니라 칩과 패키지급도 포함한다.고속 회로 기판 설계를 하는 엔지니어는 신호 무결성을 해결하는 기초 위에서 전원 무결성을 하는 것을 건의한다.".

시뮬레이션을 통해 설계 "연화"

시뮬레이션은 모든 측면을 고려하는 가상 프로토타입에 대한 테스트입니다.설계가 점점 더 복잡해짐에 따라 엔지니어는 모든 시나리오를 구현할 수 없습니다.현재 그들은 실험이 아닌 첨단 시뮬레이션을 사용하여 판단을 내릴 수밖에 없다.

오늘날의 시스템 설계에서 고속 및 고밀도 회로 기판이 가져오는 도전 외에도 빠른 제품 발표의 압력으로 인해 시뮬레이션은 시스템 설계에 없어서는 안 될 수단이 되었다.설계자는 고급 시뮬레이션 도구를 사용하여 설계 단계에서 문제를 발견하여 효율적이고 고품질로 시스템 설계를 완료하기를 원합니다.

전통적인 회로 기판 설계에서 엔지니어는 모방에 호소하는 일이 거의 없다.더 일반적인 것은 업스트림 칩 제조업체가 제공하는 참조 설계 및 설계 가이드 (즉, 백서) 를 사용하여 엔지니어의 실제 경험을 결합하여 설계한 다음 설계에서 생성된 프로토타입을 테스트하고 테스트하며 문제를 파악하고 설계를 수정하는 것입니다.이런 상황은 문제가 기본적으로 해결될 때까지 반복된다.가끔 에뮬레이션 도구를 사용하여 설계해도 일부 회로로 제한됩니다.회로를 수정하면 시간이 지연됩니다.이러한 지연은 빠른 제품 출시 압력으로 인해 허용되지 않습니다.특히 대형 시스템의 경우 작은 수정 사항으로 전체 설계를 뒤집을 수 있습니다.그것이 제조업체에 가져온 손실은 헤아릴 수 없다.

제품의 품질을 보장하기 어렵고 개발 주기를 통제할 수 없으며 엔지니어의 경험에 지나치게 의존합니다...이러한 요소로 인해 위의 설계 방법은 점점 더 복잡해지는 고속 고밀도 PCB 설계로 인한 도전에 대처하기 어렵기 때문에 첨단 시뮬레이션 기술을 사용해야 합니다.이 문제를 해결하는 도구입니다."업스트림 칩 제조업체는 시스템 제조업체의 제품이 업스트림 제조업체의 제품과 완전히 같을 수 없는 자체 프로토타입을 기반으로 설계되었습니다. 동시에 한 칩의 설계 요구사항은 다른 칩과 모순될 수 있습니다.설계안을 결정하기 위해 시뮬레이션을 해야 한다"고 말했다.

어떤 의미에서 보면 시뮬레이션은 소프트웨어가 가상 프로토타입에 대한 기능 평가를 완성할 수 있도록 허용하는데 이것은 물리적 프로토타입을 테스트해서만 완성할 수 있다.이것은 보다 "소프트" 하고 경제적인 솔루션입니다.

그러나 고속 고밀도 회로 기판의 시뮬레이션은 기존의 시뮬레이션과는 다릅니다.Mentor Graphics 기술 엔지니어 Yulifu는"전통적인 시뮬레이션은 원리도에 대한 것입니다.단지 인센티브를 추가하고 출력을 확인하여 기능이 정확한지 확인합니다. 고속 시뮬레이션은 디자인에 따라 기능이 정확하다는 전제에 기초합니다.성능은 무엇입니까?그것은 원리도뿐만 아니라 PCB 디자인에도 적용됩니다."시뮬레이션 도구를 사용하면 어떤 방안이 실제 요구에 더 가깝고 성능 요구 사항을 충족하는 데 더 낮은 방안을 판단할 수 있습니다.

계획과 시스템 비용 사이의 균형을 찾습니다.율리푸는 "시뮬레이션 도구를 사용하면 시스템 개선 방향이 맞는지 판단하고, 설계에 방향을 제시하고, 첫 번째 보드의 성공률을 높여 제품이 더 빨리 시장에 진입할 수 있다"며 "그러나 시뮬레이션 결과가 테스트 결과와 아무리 가까워도 실제 테스트 시스템을 대체할 수는 없다"고 말했다.

테스트는 모든 실제 환경 요소를 포함하여 시스템 성능에 대한 실제 판단입니다.그러나 시뮬레이션은 가상 프로토타입에 대한 "테스트" 입니다.특정 조건을 대상으로 합니다.모든 실제 상황을 동시에 고려할 수 있는 도구는 없다.시뮬레이션.그러나 기술의 발전과 도구의 끊임없는 개선에 따라 시뮬레이션 결과와 실제 테스트 결과의 접근성이 높아지고 디자인에 대한 지도적 의미도 커지지만 동시에 엔지니어에게 더 높은 요구를 제기한다. 비록 도구가 점점 더 쉽게 사용되지만 시뮬레이션 결과의 판단과 개선 방법은 모두 엔지니어의 기술 수준과 이론적 기초에 달려 있다.

현재 고속 PCB 시뮬레이션에서 가장 좋지 않은 효과는 EMC/EMI입니다.이는 고속 시스템의 경우 피어싱 효과의 영향으로 실제 환경을 효과적으로 시뮬레이션하기 위해 시스템을 3D 모델링해야 하기 때문입니다.그러나 PCB와 같은 크고 복잡한 시스템의 경우 3D 모델링이 어렵습니다.Yulifu에 따르면 현재 주로 전문가가 검사하는 방법을 채용하여 EMC/EMI 문제를 국제통용표준에 부합되는 PCB 배치와 배선규칙으로 전환시켰다.

또한 3D 분석의 경우 Ansoft와 Apsim과 같은 회사는 Cadence 및 Mentor Graphics 시스템 도구와 함께 사용할 수있는 전문 도구와 방법을 제공 할 수 있습니다.

효율적인 선택: 자동 경로설정 및 병렬 설계

원리도 설계는 "추적" 회로에 관한 것일 뿐만 아니라 많은 다른 요구도 있다.원리도 설계 도구는 이러한 요구 사항을 다음 단계로 가져와 자동 경로설정, 기능 시뮬레이션 등을 지원할 수 있어야 한다.

보다 효과적인 설계 경로를 찾고 제품 출시의 시간 부담을 해결하며 제품을 신속하게 시장에 출시하기 위해 자동 케이블 연결 및 병렬 설계 기술이 도입되었습니다.

"자동 배선 기술을 잘 활용하면 드로잉 시간을 줄여 PCB의 설계 효율을 두 배 이상 높일 수 있습니다."그러나 자동 배선을 실현하려면 시스템 설계 엔지니어와 하드웨어 설계 엔지니어를 통합하기 위해 전기화 규칙 관리자를 사용해야 합니다.회로 설계 요구 사항은 PCB 엔지니어에게 전달됩니다.

초기 간단한 시스템의 경우 일반적으로 하드웨어 엔지니어가 설계 요구 사항을 하나씩 작성하고 PCB 설계 엔지니어에게 방법을 알려주는 것이 일반적입니다. 그러나 복잡한 시스템의 경우 수천 개의 연결과 수많은 요구 사항에 직면하여 하드웨어 엔지니어는 이러한 규칙을 일일이 문서화할 수 없으며 PCB 설계 엔지니어는 이를 일일이 검토하고 구현할 수 없습니다.이러한 경우 다양한 설계 요구 사항을 관리하는 전기적인 규칙 관리자가 필요합니다.하드웨어 엔지니어와 PCB 설계 엔지니어는 동일한 규칙 관리자를 기반으로 공동 작업을 수행할 수 있습니다.

자동 배선 기술에 대해 "회사가 이 기술을 잘 파악하지 못하면 신호 무결성 문제도 잘 해결되지 않으므로 자동 배선을 사용하지 않는 것이 좋습니다. 좋은 규칙을 정의하지 못하면 자동 배선을 제대로 구동할 수 없기 때문입니다."도구가 아무리 발달해도 컴퓨터가 인간의 뇌의 행동을 완전히 대체할 수 없기 때문에 100% 자동 배선을 실현할 수 없습니다. 우리가 위에서 언급한 자동 배선은 실제로 수동으로 배선할 필요가 있습니다.자동 경로설정이 완료되면 엔지니어가 확인하고 수정해야 합니다.

전통적인 저속 시스템 설계의 경우 많은 엔지니어가 Cadence의 OrCAD를 사용하여 원리도를 그린 다음 Mentor의 PowerPCB를 사용하여 레이아웃한 경험이 있을 수 있습니다.그러나 이 방법은 더 이상 고속 설계 분야에 적용되지 않는다."다른 제조업체의 도구 간에는 데이터를 완전히 변환할 수 없습니다.예를 들어, 네트워크 테이블을 읽는 전통적인 방법은 원리도의 일부 전기 특성과 요구 사항을 PCB 설계에 가져올 수 없기 때문에 고속 설계에 적합하지 않습니다."

자동 경로설정뿐만 아니라 병렬 설계도 대형 시스템 설계의 효율을 높이는 효과적인 방법이다.병렬설계는 협동설계로서 이는 회로판이 몇개 부분으로 나뉘여 몇사람이 동시에 설계된다는것을 의미한다.Yulif는 현재 Mentor Graphics 도구를 병렬 설계에 사용할 수 있다고 말합니다.설계를 한 기계에 저장하면 다른 기계가 바로 그것을 볼 수 있고 양쪽의 선이 자동으로 연결될 수 있다.다양한 설계 간의 통합 작업을 줄일 수 있습니다.율리프는 "올해 말까지 멘터그래픽스의 풀 다이내믹 병렬 설계 도구인 extremePCB가 시장에 출시될 것"이라며 "그때 엔지니어는 네트워크에서 CS를 하는 것처럼 풀 라이브 병렬 설계를 할 수 있을 것이다. 상대방에게 실시간으로 보이면 서로 다른 곳의 엔지니어 간 협력을 촉진할 수 있다"고 말했다. 병렬 설계에는 좋은 설계 도구뿐만 아니라 좋은 설계 방법도 필요하다.병렬 설계는 너무 세분화되거나 너무 광범위해서는 안 된다.두세 사람은 비교적 이성적이다. 그렇지 않으면 사고방식이 너무 분산되어 설계에 불리하다.

PCB 외: 고속 문제에 대한 시스템 수준 고려 사항

시스템이 수백 메가바이트에서 수십 메가바이트로 발전할 때 칩 설계, 패키징 설계, 시스템 설계는 더 이상 분리할 수 없다.고급 제품의 경우 칩을 설계할 때 패키징 디자인과 시스템 설계를 고려해야 한다.

소프트웨어 자체의 문제를 해결한 후, 프로세스를 간소화하고, 프로세스에서 엔지니어의 오류를 줄이며, 엔지니어가 설계에 더 많은 정력을 쏟을 수 있도록 하고, 제품이 가능한 한 빨리 시장에 진입할 수 있도록 하는 것도 EDA 제조업체가 고려하고 있는 내용이 되었다.

일반적으로 시스템의 연결선은 칩 (실리콘) 의 I/O에서 시작하여 패키지된 볼록 블록과 기판을 통과하고 패키지된 핀에 도달한 다음 PCB를 통과하여 다른 패키지된 핀, 기판, 볼록 블록과 핀에 도달합니다.칩 I/O, 패키징 및 회로 기판은 세 가지 다른 영역입니다.이전의 엔지니어들은 설계할 때 그것들을 전면적으로 고려하지 않았고, 다른 엔지니어들의 생각도 몰랐다.그러나 설계 빈도가 증가함에 따라 칩 면적이 줄어들고 설계 주기가 단축됨에 따라 제조업체는 칩을 설계할 때 패키지와 PCB 설계를 고려하여 세 가지를 효과적으로 결합시켜야 한다."이때, 신호 무결성이나 설계 주기의 관점에서 볼 때, 우리는 실리콘 패키징 패널의 설계를 동시에 고려하고 그들 사이의 관계를 조정해야합니다.예를 들어, 때로는 패키징에서 쉽게 해결할 수있는 까다로운 타이밍 문제가 많습니다."