PCB 기술 - 직렬 RapidIO 스위칭을 사용하여 고속 회로 기판 설계에서 신호 무결성 처리

신호 무결성(SI) 문제가 디지털 하드웨어 설계자들의 관심사로 떠오르고 있습니다.무선 기지국, 무선 네트워크 컨트롤러, 유선 네트워크 인프라, 군용 항공 전자 시스템의 데이터 속도 대역폭이 증가함에 따라 회로 기판 설계는 점점 더 복잡해지고 있습니다.

현재 칩 간의 고속 직렬 링크는 전체 처리량 성능을 향상시키는 데 널리 사용되고 있습니다.프로세서, FPGA 및 디지털 신호 프로세서는 서로 많은 양의 데이터를 전송할 수 있습니다.또한 데이터가 보드에서 전송되고 백보드를 통해 스위치 카드로 전송되어야 하며 스위치 카드는 섀시의 다른 카드 또는 시스템의 다른 위치로 데이터를 전송할 수 있습니다.RapidIO를 지원하는 스위치는 다양한 구성 요소 간의 상호 연결을 가능하게 하며 이러한 애플리케이션의 실시간 대역폭 요구 사항을 충족하는 데 널리 사용됩니다.

이 문서에서는 고속 인터페이스 설계 (RapidIO 스위치의 주요 기능이 이러한 고속 인터페이스 설계를 지원) 와 관련된 신호 무결성 문제 및 기타 관련 사항을 다룹니다.RapidIO 스위치 기능은 고속 설계에서 더 높은 신호 무결성을 위해 최적화되었습니다.

고속 인터페이스 설계 과제

신호의 질은 시스템의 각 방면에 매우 중요하다.Serial RapidIO의 경우 신호 품질은 수신 아이맵의 크기를 통해 계량화됩니다.수신 아이맵은 파형이 이전 궤적과 반복되는 무한 연속 궤적입니다.아이맵이 크게 열릴수록 신호 품질이 좋아집니다.

신호의 질은 신호 채널의 소음 또는 기타 난잡한 신호, 신호 채널의 배선 불량, 외부 소스의 전도 또는 복사, 시스템 자체에서 발생하는 소음 등 여러 가지 영향을 받을 수 있습니다.위의 모든 요소를 조합하면 수신 아이맵이 축소됩니다.보드 레벨 문제 외에도 신호 무결성은 연결된 소스 (송신단) 와 대상 (수신단) 의 영향을 받을 수 있습니다.따라서 전체 시스템 레벨 신호 무결성에서 소스 및 의도 IC 특성을 고려해야 합니다.

보드 레벨 설계 고려 사항

보드 설계에 있어서 고려해야 할 일반적인 요소는 다음과 같습니다.

1. 보드 전원 입력, 로컬 조절기 출력 및 할당

2. 클럭 생성 및 할당

3. 디커플링

4. PCB 기초재료

5. 칩 간 연결

6. 보드 간 연결 및 후면 패널 연결

7. 보드 스태킹 및 임피던스 제어

8. 랙 간 커넥터, 케이블 및 커넥터

작동 빈도가 300MHz 이상이면 저주파 회로 기판 설계에 적용되는 대부분의 설계 모범 사례를 수정해야 합니다.파장이 회로기판의 크기와 비슷할 때 반드시 나타나는 요소를 고려해야 한다.이는 기본 주파수의 파장뿐만 아니라 전체 파형을 구성하는 부립엽 (주파수) 분량에도 적용된다.

FR4 재료는 여전히 회로 기판의 기본 재료로 성공적으로 사용될 수 있지만, 더 높은 주파수에서는 재료의 개전 상수뿐만 아니라 손실 인자도 고려해야 한다.사용하지 않는 파이프 길이의 임피던스 (낮은 주파수에서 무시할 수 있는 영향) 가 두꺼운 회로 기판 및 후면 기판의 임피던스와 일치하지 않기 때문에 오버홀 설계도 중요합니다.가장 좋은 것은 설계 후 시뮬레이션을 완성하여 신호의 완전성이 이상적이지 않은 배선에 대한 관심을 불러일으키고 직렬 교란 구역을 지적하는 것이다.

회로 기판의 신호 무결성의 구체적인 문제는 고속 프로세서 버스와 고속 메모리 인터페이스의 존재, 시계 생성과 시계 소음 및 각종 회로 기판 소음원으로 인해 발생하는데, 일반적으로 단일 병렬 버스, 전력 분배, 임피던스 정합, 접지 반등, 교란 및 시계 생성을 포함한다.

Serial RapidIO 스위치

Serial RapidIO 상호 연결은 위에서 설명한 일부 신호 무결성 문제를 처리하는 데 사용될 수 있습니다.RapidIO는 칩, 보드 및 섀시 간의 상호 연결을 위한 검증된 개방형 표준입니다.무선 인프라, 네트워크, 스토리지, 과학, 군사 및 산업 시장의 장비 요구를 충족시키기 위해 내장형 컴퓨팅 분야의 선두 제조업체가 설계했습니다.안정성, 비용 효율성, 성능 및 확장성 요구 사항

RapidIO는 현재와 미래의 임베디드 애플리케이션 요구를 충족하도록 설계된 포인트 투 포인트 패킷 교환 상호 연결 프로토콜입니다.RapidIO 물리적 계층 1x/4x 링크 직렬 사양은 전자 직렬 연결을 사용하는 장치의 물리적 계층 미디어 요구 사항을 충족합니다.이 사양은 단방향 차등 신호를 사용하는 장치 간의 전이중 직렬 물리 계층 인터페이스 (링크) 를 정의합니다.또한 링크 성능이 향상되어야 하는 애플리케이션의 경우 4개의 직렬 링크를 조합할 수 있습니다.또한 링크 관리 및 링크를 통한 패킷 전송 프로토콜을 정의합니다.

RapidIO 시스템의 아키텍처는 끝점 구성 요소와 끝점을 연결하는 스위칭 구조로 구성됩니다.끝점을 우편 시스템의 시작점으로 생각하고, 스위치를 우체국으로 생각하며, 소포를 나포하여 목적지로 보낸다.RapidIO 상호 연결 아키텍처는 사양에 따라 논리 계층, 공용 전송 계층 및 물리적 계층을 포함한 계층형 아키텍처로 나뉩니다.RapidIO 프로토콜의 물리적 레이어는 칩 직렬기-직렬 해제기(SerDes)에 의해 처리됩니다.SerDes의 특성은 하드웨어 설계자가 보드를 설계할 때 직면하는 신호 무결성 문제에 영향을 미칩니다.스위치 설계의 많은 다른 측면도 신호의 무결성에 영향을 줄 수 있습니다.

RapidIO 스위치의 특징은 보드 설계를 단순화하고 높은 신호 무결성을 실현합니다.

클럭 생성

이니시에이터의 경우 sRIO 스위치에는 저디더링을 위한 노이즈 없는 클럭 신호가 있어야 합니다.저떨림 신호는 기본적으로 저위상 소음의 특성을 가지고 있다.더 높은 주파수의 출력 신호를 얻기 위해 입력 클럭 신호를 추가하는 경우 최소 위상 노이즈를 생성하기 위해 칩 회로를 최적화해야 합니다.Tundra's Tsi57x Serial RapidIO 스위치는 125MHz 및 155MHz 클럭과 통합된 저소음 증폭 PLL을 사용하여 최대 3.125Ghz의 출력 신호를 생성합니다.많은 제품들이 위의 기능을 위해 독립형 회로를 사용하기 때문에 Tundra 스위치 칩처럼 낮은 떨림을 구현할 수 없습니다.출력 신호의 선명도는 Tundra 스위치 칩을 사용할 때보다 좋지 않기 때문에 회로 기판 설계는 위에서 논의 한 다른 보드 레벨 신호의 무결성 문제를 용인하기 어렵습니다.

프로그래밍 가능한 전송 전가중 및 수신기 균형

고속 회로기판의 설계에서 신호는 회로기판이나 백보드를 통해 칩에서 칩으로 전송되기 때문에 신호 감쇠를 고려해야 한다.간단히 말해서, 실제 신호가 종점에 도달하면 강도가 낮아지고 상호 이동이 발생할 수 있습니다.일반적으로 모든 매체에서 고주파 고조파는 저주파 고조파 감쇠의 큰 비율을 가지고 있다.전체 신호를 향상시키는 것만으로는 충분하지 않습니다. 왜냐하면 이 신호는 기본 노이즈를 증폭시키고 상호 이동 문제를 해결할 수 없기 때문입니다.GbE 및 10GbE와 같은 다른 모든 고속 설계와 마찬가지로 Serial RapidIO 스위치 및 엔드포인트는 이 문제를 방지하고 원래 신호의 무결성을 유지하는 기술을 사용합니다.

전송 전 가중치와 수신기 균형의 효과를 이해하려면 아이맵을 볼 수 있습니다.목표는'눈을 크게 뜨는 것'이다.이러한 기술을 사용하지 않으면 아이맵이 닫히기 시작합니다.

전송 사전 가중 기술은 전송 신호에 고주파를 추가하여 끝점 간의 신호 감쇠와 이동 문제를 해결할 수 있다.따라서 전송 사전 가중은 단순히 모든 주파수를 증폭시키는 것이 아니라 (이 방법은 스위치 칩의 전체 전력 소비량도 증가시킨다.) 전송 기능을 통해 출력 파형을 효과적으로 강화하고 출력 파형의 고주파를 증가시키며 가상 구성 요소를 사용하여 제어할 수 있다.이동을 수행하여 전송 미디어로 인한 이동을 해결합니다.이 방법은 신호의 무결성을 유지하고 아이맵을 유지하는 데 매우 효과적입니다.

전송 사전 가중치는 일반적으로 전체 시스템 레벨 신호 무결성을 최적화하기 위해 많은 고속 IC에 적용되지만,"전송단"의 전송 사전 가중치는"수신단"의 수신기와 균형 있게 결합되어 사용되어야 합니다.수신기는 회로 기판과 후면판으로 인한 고주파 전송 손실과 위상 이동을 보상하기 위해 증강기 전송 기능을 균형 있게 사용한다.이러한 전송 손실은 신호가 목적 IC(이 문서의 직렬 RapidIO 스위치)에 도달하기 전에 발생하기 때문에 일반적으로 스위치는 신호가 시스템의 다음 전송 부품(다른 스위치) 또는 엔드포인트로 전송되기 전에 이러한 손실을 보상하기 위한 조치를 취해야 합니다.수신기 균형의 효과는 전송 사전 가중과 유사하며 전체 신호 잡음비를 높일 수 있습니다.참고 스위치 칩에 연결된 각 링크는 서로 다른 특성을 가질 수 있습니다.

이와 유사하게 각 링크의 수신기 균형 수요는 다를 것이며 사용하기 전에 프로그래밍을 해야 한다.모든 Tundra RapidIO Tsi57x 스위치에는 이 기능이 있으며 신호 무결성 측면에서 시스템 수준 설계를 크게 단순화합니다.

동기식 및 비동기식 스위치 설계

직렬 RapidIO 표준은 1.25G 포터, 2.5G 포터 및 3.125G 포터의 세 가지 다른 링크 속도를 지원합니다.스위치는 동기식과 비동기식 두 가지 범주로 나눌 수 있습니다.

동기식 스위칭은 모든 포트가 동일한 속도로 실행되어야 하는 스위칭입니다.

비동기식 스위칭은 각 포트가 특정 링크의 비즈니스 요구 사항에 필요한 빈도로 작동할 수 있는 스위칭입니다.

대부분의 애플리케이션에서 가장 좋은 솔루션은 비동기식 전환입니다. 이 솔루션은 전체 시스템 전력 소비량이 낮을 뿐만 아니라 신호 무결성 측면에서 간섭에 미치는 영향도 적습니다.

포장 및 상호 연결

신호 무결성 문제는 포장 및 기본 재료 설계의 영향을 크게 받을 수 있습니다.예를 들어, 고성능 역조립 칩과 지시선 키 조합 패키지는 전력 전송을 개선하고 반향 손실을 줄일 수 있습니다.RapidIO 스위치의 경우 100 옴의 차등 임피던스와 낮은 변화를 유지하기 위해 임피던스 일치를 개선하는 것이 중요합니다.거꾸로 칩을 포장하면 상술한 상황을 개선하는 데 도움을 줄 수 있다.

고효율 구면 매핑

실리콘 공급업체는 칩에서 게이트로의 신호 전송을 단순화하기 위해 구형 매핑을 선택할 수 있지만 그 역할은 여기에 국한되지 않습니다.이상적인 경우 구형 다이어그램을 설계할 때 전체 시스템 레벨의 구현이 고려됩니다.예를 들어, 구형 다이어그램을 설계할 때 주변 IC를 스위치 칩에 연결하는 것을 기억하십시오.최종 설계의 신호 무결성을 향상시키기 위해 계층 수와 필요한 면적을 최소화하도록 설계를 최적화해야 합니다.상당히 밀집된 구면 매핑을 갖춘 IC는 신호를 IC로 보내기 위해 회로 기판의 많은 레이어가 필요하므로 비용이 많이 드는 시스템 수준의 설계를 초래합니다.또 다른 문제는 신호 채널 간의 간섭입니다. 이는 위에서 동기식과 비동기식 Rapidio 스위치 간의 차이를 논의할 때 언급했습니다.신호 채널과 유효한 구면 매핑 사이의 교란과 밀접한 관련이 있는 문제는 전원 핀과 접지 핀 사이의 간격이다.작은 패키지에 Serial RapidIO 포트를 너무 많이 삽입하면 스위치에서 끝점으로 신호가 전송될 때 Serial 장애로 인해 신호 무결성 문제가 발생할 수 있습니다.

설계 규칙 기술

이제 신호 무결성의 또 다른 측면인 보드 레벨 설계 문제를 살펴보겠습니다.설계자는 소음의 영향을 제어하기 위해 다양한 설계 지침을 사용할 수 있습니다.일반적으로 좋은 설계 관행은 외부 소음 소스를 제한하고 장치 자체의 소음을 해결하는 등 회로 기판 설계자가 보드 수준의 통신에서 발생하는 신호 소음을 제어하는 데 도움이 될 수 있습니다.

첫째, 모든 설계는 각 경로의 임피던스가 전송 장치와 일치하도록 올바른 경로 폭, 간격 및 토폴로지 구조를 사용해야 합니다.임피던스 미스매치는 프런트 및 프런트 및 프런트의 품질, 안정적인 지연 시간, 인터럽트 및 EMI에 영향을 줄 수 있습니다.

동기화 신호 그룹 간에 충분한 채널 간격이 있는지 확인하고 채널 길이를 제한해야 하며 신호 간 차등 간격을 최소화해야 합니다.경로설정 시 경로설정 레이어 변환 수를 최소화하여 기생 효과를 제한해야 합니다.구멍을 통과하는 것은 불필요한 감응과 잡산 용량에서 비용이 매우 높으며 최소화해야 한다.BGA 용접 디스크를 제외하고 각 채널은 일반적으로 최대 두 개의 오버홀을 허용합니다.

신호의 무결성을 철저히 검증하는 것이 중요하다.예상 기생 효과를 사용하여 설계 전 분석은 설계 성능을 이해하는 데 필요한 데이터를 제공할 수 있지만 정확한 설계 후 발효는 잠재적 신호 무결성 문제를 발견하는 데 필요한 세부 사항을 제공할 수 있어야 한다.이 방법을 사용하면 시뮬레이션을 위한 회로망 테이블을 생성하고 결과를 기록할 수 있습니다.

채널과 신호 채널이 가능한 한 단축되어 접지층에서 차단되거나 물리적으로 분리되고 임피던스 미스매치나 공명 발생을 방지하는 구성에 주의하면 양호한 신호 무결성을 얻을 수 있다.

직렬 RapidIO 스위치 칩을 선택하여 신호 무결성 향상

설계자는 직렬 RapidIO 스위치를 어떻게 선택합니까?좋은 설계 관행이 보드 설계자가 보드 레벨 통신에서 발생하는 신호 소음을 제어하는 데 도움이 될 수 있듯이, 하드웨어 설계자는 클럭 생성, 전송 사전 가중 및 수신기 균형, 최적화된 패키징 기술, 효과적인 구형 매핑,비동기식 설계의 직렬 RapidIO 스위치는 시스템 수준 설계의 높은 신호 무결성을 보장합니다.분명히, 직렬 인터페이스를 선택할 때, 설계자가 선택한 칩은 적절한 기능을 갖추어야 할 뿐만 아니라, 고속 신호 문제를 해결하기 위해 설계된 스위치 칩이어야 한다.

현재 Tundra 반도체는 이러한 특성을 가진 3 세대 직렬 Rapidio 스위치 제품을 제공 할 수 있습니다.Tsi57x 제품 라인에는 Tsi574, Tsi576 및 Tsi578이 포함됩니다.포트 수는 4~16개, 작동 속도는 1.25G~3.125G로 다양하다. 각 포트는 x1과 x4 채널을 지원하며 포트당 전력 소비량은 120~200mW이다.Tsi57x 제품 라인은 이 문서에서 설명하는 모든 신호 무결성 특성을 가지고 있으며 전송 사전 가중 및 수신기 균형을 포함합니다.이전 Tsi56x 제품 라인에 비해 멀티캐스트 기능과 매트릭스 성능 모니터링을 포함한 새로운 기능이 추가되었습니다.또한 무선 기지국, 무선 네트워크 컨트롤러, 유선 네트워크 인프라 및 군용 항공 전자 시스템과 같은 응용 프로그램의 고성능 요구 사항을 충족하기 위해 많은 첨단 통신 관리 기능을 최적화했습니다.

본문 요약

이상의 분석을 통해, 만약 당신이 기본적인 설계 규칙을 잘 알고 있다면, 시스템에서 고주파 상호 연결 (예: 직렬 RapidIO) 을 사용할 때, 신호의 완전성 차와 관련된 모든 전통적인 문제, 예를 들면 소음, 순간적 효과, 직렬 또는 떨림은 피할 수 있다는 것을 발견할 수 있다.