PCB 블로그 - PCB 보드 LVDS 신호의 설계 요점

LVDS 신호는 PCB 보드에서 차등 신호뿐만 아니라 고속 디지털 신호로 설계되었습니다.따라서 LVDS 전송 매체가 PCB 보드 컨덕터를 사용하든 케이블을 사용하든 간에 미디어 끝에서 신호가 반사되는 것을 방지하기 위한 조치를 취해야 하며 전자기 간섭을 줄여 신호의 무결성을 확보해야 한다.케이블을 연결할 때 이러한 요소를 고려하기만 하면 고속 차동 회로 기판을 설계하는 것은 그리 어렵지 않습니다.PCB 보드에서 LVDS 신호의 설계 요점은 다음과 같습니다. 2.1 다중 레이아웃의 LVDS 신호가 있는 회로 기판은 일반적으로 다중 레이아웃입니다.LVDS 신호는 고속 신호이므로 인접 계층은 방해를 방지하기 위해 LVDS 신호를 차단하기 위해 접지 계층이어야합니다.밀도가 낮은 보드의 경우 물리적 공간 조건이 허용하는 경우 LVDS 신호와 다른 신호를 다른 레이어에 배치할 수 있습니다.예를 들어, 레이어는 일반적으로 LVDS 신호 레이어, 접지 레이어, 전원 레이어 및 기타 신호 레이어인 4 레이어에 배치될 수 있습니다.2.2 LVDS 신호 임피던스 계산 및 제어.LVDS 신호의 전압 진동은 350mV에 불과하며 전류 구동의 차분 신호 조작에 적합하다.LVDS 신호는 일반적으로 100 + / -10 ° 의 차등 임피던스를 가진 전송선에서 신호가 전파될 때 반사 신호의 영향을 받지 않도록 제어해야 합니다.임피던스 제어의 품질은 신호의 무결성과 지연에 직접적인 영향을 미칩니다.

1. PCB 보드 임피던스를 어떻게 제어합니까?1.1 연결 방식, 매개변수 및 임피던스 계산을 결정합니다.LVDS는 외부 마이크로밴드 선차형과 내부 밴드 선차형으로 나뉜다.임피던스는 매개변수를 합리적으로 설정하고 관련 소프트웨어를 사용하여 계산할 수 있습니다.임피던스 값은 절연층의 두께에 정비례하고, 개전 상수, 도선의 두께와 너비에 반비례하는 것으로 계산된다. 1.2는 평행 등거리선과 긴밀한 결합의 원칙을 따른다.선가중치와 간격이 결정되면 경로설정은 계산된 선가중치와 간격에 따라 수행되며 두 선 사이의 간격은 항상 동일해야 합니다. 즉, 평행해야 합니다 (그림을 배치할 수 있음).이와 동시에 선폭과 간격을 계산할 때 팽팽한 결합원리, 즉 차분쌍의 간격이 선폭보다 작거나 같음을 관찰하였다.두 개의 차분 신호선이 매우 가까울 때, 전류의 전송 방향은 반대이고, 자기장은 서로 상쇄되고, 전장은 서로 결합되며, 전자기 복사는 훨씬 작다.또한 두 컨덕터는 계층적으로 경로설정되지 않도록 동일한 레이어에 있어야 합니다.PCB 보드의 실제 가공에서 중첩 사이의 층압 정도는 같은 층의 식각 정밀도보다 훨씬 낮고, 층압 과정 중의 매개 전기 손실은 차등선 사이의 거리가 층간 전기 매체의 두께와 같다는 것을 보장할 수 없기 때문이다.그러면 레이어 간의 차등 쌍에 대한 차등 임피던스 변화가 발생합니다.

1.3 짧고 빠르다.신호 품질을 확보하기 위해 LVDS 차분 대적선은 가능한 한 짧고 곧게 배선해야 하며, 배선 중의 과공 수량을 줄이고, 차분 대적선이 너무 길고 주입 수가 너무 많은 것을 피해야 한다.가능한 코너에서 45 ° 또는 호를 사용합니다.90 ° 회전을 피합니다.서로 다른 차등 회선 쌍 사이의 LVDS는 라우팅 방법의 선택에 제한이 없습니다.미대선과 밴드선은 사용할 수 있지만 좋은 참조 평면이 있다는 점에 유의해야 합니다.서로 다른 차선 사이의 간격은 너무 작아서는 안 되며, 적어도 차선 간격의 3-5배는 되어야 한다.필요한 경우 서로 다른 차등선 쌍 사이에 접지공 격리를 추가하여 상호 간섭을 방지합니다.LVDS 신호를 가능한 한 다른 신호로부터 멀어지게 합니다.LVDS 차등 신호는 평면 간에 구분할 수 없습니다.두 차등 신호가 서로 반환되는 경로이지만 교차 분할은 신호의 반환을 차단하지 않지만 GND1과 GND2가 LVDS 접지 평면과 인접한 참조 평면이 부족하기 때문에 분할된 전송선을 통과하면 저항의 불연속성이 발생합니다.수신단의 일치 저항과 수신 핀 사이의 거리는 가능한 한 가까워야 한다.동시에 일치하는 저항의 정확성을 제어해야 합니다.포인트 투 포인트 토폴로지의 경우 흔적선의 임피던스는 일반적으로 100 섬에서 제어되지만 일치 저항은 실제 상황에 따라 조정 될 수 있습니다.저항성은 1~2% 입니다.경험에 따르면 10% 의 임피던스 미스매치가 5% 의 반사를 일으키기 때문이다.

2. 직렬 LVDS 신호의 시뮬레이션 분석 이상은 LVDS 신호를 설계할 때 반드시 주의해야 할 사항을 분석했다.PCB 설계 과정에서 일반적으로 위의 규칙을 따르지만 설계의 정확성과 정확성을 높이기 위해서는 시뮬레이션을 통해 PCB에 대한 완전한 신호 시뮬레이션을 수행해야 합니다.신호의 간섭, 지연, 반사 및 아이맵 파형을 획득하여 정확한 설계의 목적을 달성합니다.신호 무결성 문제의 시뮬레이션 프로세스는 먼저 부품의 시뮬레이션 모델을 만든 다음 미리 시뮬레이션하여 경로설정 프로세스의 매개변수와 제약조건을 결정하는 것입니다.제약조건에 따라 물리적 구현 단계를 설계하고 설계가 설계 요구 사항에 부합하는지 시뮬레이션합니다.전체 과정에서 모델의 성질은 시뮬레이션의 결과에 직접적인 영향을 미치고 시뮬레이션 전과 후 단계에서 사용하는 시뮬레이션 분석 방법도 시뮬레이션 결과에 매우 중요하다. 본 설계에서 더욱 높은 수준의 spice 모델을 사용했다.다음은 실제 프로젝트와 결합하여 이 설계에서 시뮬레이션된 구현 과정을 설명하는 것입니다. 2.1 PCB 보드 스태킹 설정은 위의 분석을 통해 PCB 보드의 스태킹 설정이 신호의 결합 및 임피던스 계산과 밀접한 관련이 있음을 알 수 있습니다.따라서 PCB 보드를 설계하기 전에 스태킹 설계를 한 다음 신호에 대한 임피던스 계산을 수행해야 합니다. 2.2 직류 전압 값을 설정하는 단계는 주로 특정 네트워크(일반적으로 전원 접지 등)의 직류 전압 값을 지정하여 네트워크에 가해질 직류 전압을 결정하고,EMI 시뮬레이션을 수행하려면 하나 이상의 전압 소스 핀을 결정해야 합니다.이러한 전압 값에는 모델이 시뮬레이션 중에 사용하는 참조 전압 정보가 포함됩니다. 2.3 장치가 allegro 시뮬레이션 중에 설정된 allegro는 장치를 IC, 커넥터, 분리 장치(저항 콘덴서 등) 세 가지로 분류합니다. Allebro는 장치 유형에 따라 장치의 핀에 시뮬레이션 속성을 할당합니다.분리 부품과 커넥터 핀의 속성은 UPSPEC이며, IC의 핀의 속성은 IN, OUT, BI 등이 될 수 있다. 2.4 모델 할당 보드급 고속 PCB 보드 시뮬레이션 과정에서 사용되는 주요 모델은 부품 모델과 전송선 모델이다.장치 모델은 일반적으로 장치 제조업체에서 제공합니다.고속 직렬 신호에서는 정밀도가 더 높은 SPICE 모델을 사용하여 시뮬레이션 분석을 수행했습니다.송전선로 모형은 모방 소프트웨어를 통해 모델링하여 형성된 것이다.신호가 전송될 때 전송선은 신호 무결성 문제를 야기하므로 아날로그 소프트웨어가 전송선 모델링 기능은 아날로그 결과에 직접적인 영향을 미칩니다. 2.5 SI 검사 SI 감사 기능은 특정 네트워크 또는 네트워크 그룹을 추출하여 분석할 수 있는지 확인하는 데 사용됩니다.일반적으로 고속 네트워크를 설정하는 것이 중요합니다. 이 설계는 주로 LVDS 직렬 신호를 대상으로 합니다. 2.6 네트워크 토폴로지를 추출하여 PCB 보드에서 관심 신호를 추출하는 토폴로지 구조입니다. 일반적으로 구동단과 수신단, 전송선과 관련된 일치 저항기와 콘덴서를 포함합니다.토폴로지 구조에서 볼 수 있듯이 네트워크는 이러한 경로를 통해 신호 전송의 영향을 초래할 수 있다.이 문서에서는 신호 중 하나에 대한 네트워크 토폴로지 그래프를 예로 들 수 있습니다. 예를 들어 그림 4: 2.7에서 파형이 상술한 절차를 설정한 후에 이를 모방할 수 있습니다.Allegro는 신호 반사 시뮬레이션 및 직렬 교란 시뮬레이션을 수행 할 수 있으며 차등선은 아이맵 분석을 수행해야합니다.물론 시뮬레이션도 사전 시뮬레이션과 사후 시뮬레이션으로 나뉜다.allegro를 사용하여 PCB 보드를 설계할 때는 시뮬레이션 결과에 따라 실시간으로 설계를 수정하여 요구 사항을 충족해야 합니다.시뮬레이션 과정이 복잡하고 절차가 번거롭기 때문에 나는 일일이 묘사하지 않는다.차점쌍의 접선 중 두 가지를 주의해야 한다.하나는 두 선의 길이가 가능한 한 길어야 한다는 것이고, 같은 길이는 두 차분 신호가 항상 상반되도록 하기 위한 것이다.극성을 유지하여 공통 컴포넌트를 줄입니다.다른 하나는 두 선 사이의 거리 (이 거리는 차동 임피던스에 의해 결정됨) 가 항상 일정해야 한다는 것입니다. 즉, 평행을 유지해야 합니다.같은 레이어에서 두 컨덕터가 나란히 실행되는 두 가지 평행 방식과 두 컨덕터가 위 아래 (위 아래) 의 두 인접 레이어에서 실행되는 두 가지 방법이 있습니다.일반적으로 전자는 더 많은 병행 실현이 있다.등거리는 주로 둘 사이의 차분 임피던스를 동일하게 확보하고 반사를 줄이기 위한 것이다.차분 쌍의 접선 방법은 현지 접근과 평행에 적합해야 한다.적당한 접근도란 이 거리가 차분 임피던스의 값에 영향을 미치기 때문이며, 차분 임피던스는 차분 쌍을 설계하는 중요한 매개변수이다.병렬성의 필요성도 차분 임피던스의 일관성을 유지하기 위한 것이다.만약 두 선로가 갑자기 원근하면 차분 임피던스가 일치하지 않아 신호의 완전성과 시차 지연에 영향을 줄 것이다.시뮬레이션된 S 매개변수 다이어그램에서 차동 쌍의 차동 임피던스와 신호 무결성을 분석할 수 있습니다.다음은 본 설계의 핵심 신호 시뮬레이션 파형에 대한 설명입니다.에뮬레이션 범례 그림 5에서 볼 수 있듯이 0-3.0GHz 대역에서 S11의 퇴화 지수는 다음과 같습니다.