전자 설계 - 무어의 법칙의 미래 발전

1950 년대에 Fairchild Semiconductor와 Intel의 공동 설립자 인 Gordon Moore는 향후 10 년 동안 집적 회로당 구성 요소 수가 매년 두 배로 증가 할 것이라는 논문을 발표했습니다.1975년에 그는 자신의 예측을 회고하면서 부품의 수량이 현재 2년마다 두배로 증가되였다고 표시했다.이것이 바로 유명한 무어의 법칙이다.

수십 년 동안, 무어의 법칙은 이미 정확하다는 것이 증명되었다.이밖에 무어의 법칙은 줄곧 칩의 제조와 설계를 지도해왔다.인텔과 AMD의 연구자들은 항상 무어의 법칙에 따라 목표를 설정합니다.무어의 법칙이 칩 설계를 빠르게 발전시킴에 따라 컴퓨터는 점점 작아지고 있다.무어의 법칙은 단순히 예측이 아니라 제조업체가 달성하려는 목표와 기준이 되었습니다.다음은 무어의 법칙의 몇 가지 예입니다.

1971 년 최초의 반도체 공정 중 하나는 10 마이크로미터 (또는 1 미터보다 100000 배 작음) 였습니다.2001년까지 130나노미터로 1971년보다 80배 가까이 작았다.

2017년 현재 트랜지스터 공정은 10나노미터이다.인간의 머리카락에 비해 지름은 100마이크로미터로 오늘날의 트랜지스터보다 10000배 가까이 크다.

무어의 법칙 위기

대규모 회로가 발전함에 따라 트랜지스터는 점점 작아지고 집적 회로의 수는 기하급수적으로 증가하지만 제조 과정은 점점 더 어려워지고 있습니다.이러한 기술과 기술 장애를 극복하려면 많은 시간과 연구뿐만 아니라 많은 자금과 투자가 필요합니다.그러므로 무어의 법칙중의 시간도 점차 느려지고 심지어 재빨리 건립되지 않을수도 있으며 무어의 법칙의 위기가 폭발했다 (물론 큰 변화가 없다면 이는 불가피하다.)

2012년 22나노 공정에서 2014년 14나노 공정으로 발전하는 데 인텔은 약 2년 반이 걸렸다.그 후 10nm의 연구 개발에 문제가 있었고 여러 차례 지연되었습니다.그것은 2019년이 되어야 출시될 수 있다.그러나 좋은 소식은 AMD 7Nm 그래픽과 CPU가 2019년에 출시될 것이라는 것이다 (최근 기사 "AMD 미래 제품 전망..." 참조). 무어의 법칙은 진정한 법칙이 아니라 예측이나 추측이기 때문이다. 칩 제조업체들이 목표를 달성하고 유지하기 위해 노력해 왔지만 점점 더 어려워지고 있다.

2015년에는 무어 본인의 말을 인용해"나는 무어의 법칙이 앞으로 10년 정도 소멸할 것이라고 생각한다"고 말했다.

양자터널

전자소자가 갈수록 작아짐에 따라 (나노급) 량자의 특성과 효과가 점차 나타나고있다.트랜지스터 크기를 계속 줄임에 따라 PN 결합 소진 레이어의 크기도 줄고 있습니다.고갈층은 전자의 흐름을 방지하는 데 매우 중요하다.연구진은 소진 지역 전자의 터널 효과로 인해 5나노미터 미만의 트랜지스터가 전자의 흐름을 막을 수 없을 것이라고 계산했다.터널 효과로 인해 전자는 소진 지역을 감지하고 직접"교차"하지 않습니다.만약 네가 전자의 흐름을 막지 못한다면 트랜지스터는 효력을 잃게 될 것이다.

또한, 우리는 이제 원자 자체의 크기에 서서히 접근하고 있습니다.이론적으로 우리는 원자보다 작은 트랜지스터를 만들 수 없다.실리콘 원자의 지름은 약 1나노미터이며, 우리 트랜지스터의 울타리 크기는 이 크기보다 약 10배이다.양자효과를 고려하지 않아도??,우리도 트랜지스터의 물리적 한계에 도달할 것이니 더 이상 작아서는 안 된다.

전류 및 가열 효과

양자 터널과 물리적 제한 외에도 작은 크기의 트랜지스터의 가열 효과라는 두 가지 매우 제한적인 과정 문제가 있습니다.트랜지스터가 점점 작아짐에 따라 트랜지스터는 종종 더 "누출"되며, 꺼진 상태에서도 마찬가지입니다.일부 전류를 통과시키는 것도 불가피하다.이것이 바로 이른바 누전류다.누출 전류를 100Na로 설정하면 CPU에 트랜지스터 1억 개가 있으면 누출 전류는 10A가 됩니다.이것은 몇 분 안에 핸드폰의 배터리 전력을 다 소모할 것이다.높은 울타리 전압은 누전류를 줄일 수 있지만, 이는 더 많은 가열 효과를 초래할 것이다.그것을 고려하지 않더라도 각 시계의 계산 자체는 많은 열을 소비합니다.제조업체는 이러한 속성을 적절하게 사용하여 영향을 방지해야 합니다.이 과정이 점점 작아지면서 이 과정도 점점 어려워지고 있다.

고누전 전류도 암실리콘과 암메모리의 문제를 초래할 수 있다.비록 우리의 칩에 많은 트랜지스터가 있을 수 있지만, 대부분의 트랜지스터는 반드시 꺼진 상태를 유지하여 칩이 과열되고 녹는 것을 방지해야 한다.이 모든 닫힌 트랜지스터는 다른 구성 요소를 배치하는 데 사용할 수 있는 많은 공간을 차지합니다.이것은 우리가 정말 더 작아야 하는가, 아니면 기존의 칩 설계를 개선해야 하는가 하는 문제를 끌어냈다.

미래 전망

5nm 설계

이 모든 요소를 고려할 때 인텔 임원과 국제 반도체 기술 로드맵은 5나노미터가 도달 할 수있는 극한 크기일 수 있음을 보여줍니다.5나노미터는 2021년 첫선을 보일 예정이다.그럼, 그 후에 우리는 무엇을 기대할 수 있을까?

Dennard 표도 Dennard 표도는 무어의 법칙의 자매 방법으로 간주됩니다.1974 년 Robert dennard에 의해 개발되었으며 트랜지스터가 작아지면 전력 밀도가 낮아진다고 지적했습니다.트랜지스터가 더 작아지면서 트랜지스터를 조작하는 데 필요한 전압과 전류도 줄어든다는 의미다.이 법칙은 제조업체가 트랜지스터의 크기를 줄이고 반복 때마다 큰 폭으로 점프하여 클럭 속도를 향상시킬 수 있습니다.그러나 2007년경에 Dennard의 규모가 붕괴되었다.이는 작은 크기에서 전류가 새면 트랜지스터에 열이 나고 추가 손실이 발생하기 때문이다.

트랜지스터가 더 작아졌지만 dennard 배율 충돌로 인해 CPU 계산 속도가 지난 10 년 동안 증가하지 않았다는 것을 알 수 있습니다.높은 클럭 속도에서의 높은 손실은 스마트폰 칩이 낮은 클럭 속도(일반적으로 1.5GHz)를 사용하는 이유이기도 하다.

쿠메의 법칙

기존의 칩 구현 방식과 더 나은 명령 흐름선을 개선함으로써 우리는 칩의 성능을 향상시킬 수 있습니다.이에 따라 스탠퍼드대 조너선 쿠미 교수는 코크스당 에너지 계산 횟수가 1.5년마다 두 배로 늘어난다는 쿠미의 법칙을 제시했다.이런 상황은 2048년까지 지속될 것으로 예상되며, 그 때 랜돌의 원리와 간단한 열역학 법칙이 더 이상의 개선을 막을 것이다.현재 Landauer 한계의 컴퓨터 효율은 약 0.00001% 입니다.

다중 코어 아키텍처

Java, C++ 및 python과 같은 기존 프로그래밍 언어는 단일 장치에서만 실행할 수 있습니다.그러나 장치가 더 작고 저렴해짐에 따라 우리는 많은 칩에서 같은 프로그램을 동시에 또는 병렬로 실행하여 성능을 더욱 향상시킬 수 있다.이 방면에서 golang과 node 등 언어는 더욱 중요한 역할을 발휘하게 된다.

신소재 연구

전 세계 연구자들은 더 작고 빠른 트랜지스터를 만드는 새롭고 혁신적인 방법을 찾고 있습니다.질화갈륨과 그래핀 등의 재료는 더 빠른 스위치 주파수에서 더 적은 손실을 가지고 있다는 것이 이미 증명되었다.

양자 계산

현재 가능한 해결책은 양자 컴퓨터 개발이다.d-wave와 rigetti 컴퓨팅 같은 회사는 이 분야에서 광범위하게 일하고 있습니다.더 중요한 것은 양자위 법칙의 확장이 아직 시작되지 않았다는 것이다.Dennard 확장을 우회하는 방법은 단일 칩에 더 많은 코어를 넣어 성능을 향상시키는 것입니다.현재 양자 컴퓨팅은 거대한 발전 전망을 보여주고 있다.여러 상태를 가질 수 있다는 장점이 있습니다 (다른 컴퓨터의 0 및 1과 다름).현재 일부 실험 양자 컴퓨팅은 양자 기술을 기반으로 한 실제 무작위 알고리즘과 같은 좋은 효과를 거두었습니다.