전자 설계 - 연산 증폭기의 증폭 원리는 무엇입니까?

연산 증폭기의 기본 원리

연산 증폭기는 그림 1-1과 같이 두 개의 입력단과 하나의 출력단이 있다."" 이 (가) 표시된 입력 끝은 양극이 아닌 동상 입력 끝) 이고 다른 입력 끝 "1" 은 "역방향 입력 끝" 이며 음극이라고도 할 수 없습니다.만약 이 두 입력단에서 순서대로 같은 신호를 입력하면 출력단에서 전압은 같지만 극성은 상반되는 출력신호를 얻게 된다. 출력단이 출력하는 신호는 동상 입력단의 신호와 동상이고 반상 입력단의 신호와 동상이다.

연산 증폭기에 연결된 전원 공급 장치는 단일 또는 이중 전원 공급 장치일 수 있습니다.연산 증폭기는 아주 재미있는 특성이 있다.이러한 기능을 유연하게 적용하면 다양한 용도로 사용할 수 있습니다.일반적으로 이러한 기능은 다음과 같은 두 가지로 통합될 수 있습니다.

연산 증폭기의 증폭 계수는 무한대이다.

연산 증폭기의 입력 저항은 무한대이고 출력 저항은 0이다.

이제 위의 두 가지 특징으로 인해 어떤 결론을 내릴 수 있는지 간단히 살펴보겠습니다.

연산 증폭기의 기본 원리

우선, 연산 증폭기의 증폭 계수는 무한하기 때문에 입력한 입력 전압이 0이 되지 않는 한 출력단은 양전원이나 음전원과 같은 고수출 전압을 가지게 된다.출력 전압은 무한해야 하지만 전원 전압의 제한을 받는다.

정확히 말하면 동상 입력단의 입력 전압이 반상 입력단의 전압보다 높으면 조금만 높아도 연산 증폭기의 출력단은 양전원 전압과 같은 전압을 출력한다.반대로 반상 입력단의 입력 전압이 동상 입력단의 전압보다 높으면 연산 증폭기의 출력단은 음전원 전압과 같은 전압을 출력한다(연산 증폭기가 단일 전원을 사용하는 경우 출력 전압은 0이다).

둘째, 증폭 계수는 무한하기 때문에 연산 증폭기는 증폭기로 직접 사용할 수 없습니다.출력 신호는 증폭 계수를 낮추기 위해 역방향 입력 (마이너스 피드백이라고 함) 에 피드백되어야 합니다.

그림 1-3의 왼쪽 그림에서 볼 수 있듯이 R1은 출력 신호를 연산 증폭기로 되돌리는 반상 입력에 사용됩니다.반상 입력은 출력 전압과 반대이기 때문에, 이것은 회로의 증폭 계수를 낮출 것이다.그것은 음피드백 회로이며 저항 RF는 음피드백 저항이라고도 합니다.

"그림 1-3: 연산 증폭기의 피드백 저항 연결 방법 (왼쪽)

또한 연산 증폭기의 입력은 무한대이기 때문에 연산 증폭기의 출력은 전류 입력 없이 전압만 받는다.이와 유사하게, 만약 우리가 연산 증폭기의 동상 입력과 반상 입력 사이에 무한히 큰 저항이 있다고 가정한다면, 저항 양쪽에 가해진 전압은 전류를 형성할 수 없다.옴의 법칙에 따르면 전류가 없으면 저항 양쪽에 전압이 없다. 따라서 연산 증폭기 두 입력단의 전압이 같다고 볼 수 있다. (이 경우 전압은 전선 단락으로 두 개의 입력을 하는 것과 비슷하기 때문에 우리는 이런 현상을"가상 단락"이라고 부른다.)