精密PCB製造、高周波PCB、高速PCB、標準PCB、多層PCB、およびPCBアセンブリ。
無線周波数（RF）回路基板設計は、多くの理論上の不確実性が残っているが、このような観点は部分的に正しいだけであるため、一般に「ブラックアート」として記述されている。無線周波数回路基板の設計にも準拠できるガイドラインが多く、無視できない。
しかし、実際の設計において、実際に実用的なスキルは、さまざまな設計制約のためにこれらのガイドラインやルールを正確に実施できない場合にどのように妥協するかである。もちろん、インピーダンスとインピーダンスの整合、絶縁層材料と積層板、波長と定在波を含む多くの重要な無線周波数設計テーマが議論に値するため、これらは携帯電話の電磁互換性と電磁干渉に大きな影響を与える。無線周波数レイアウトを設計する際に満たす必要がある条件をまとめた：
1.1高出力無線周波増幅器（HPA）と低ノイズ増幅器（LNA）をできるだけ分離する。簡単に言えば、高出力無線周波送信機回路を低電力無線周波受信機回路から遠ざける。携帯電話は機能が多く、部品が多いが、PCBスペースが小さい。また、配線設計プロセスには最高の限界があることを考慮して、これらはすべて設計スキルに対して比較的高い要求があります。この場合、同時に動作するのではなく、交互に動作するように4～6層のPCBを設計する必要がある場合があります。高出力回路は、RFバッファ及び電圧制御発振器（VCO）を含むことがある。PCBの高出力領域に少なくとも1枚の接地があることを確認し、貫通孔がないことが望ましい。もちろん、銅は多ければ多いほどいいです。敏感なアナログ信号はできるだけ高速デジタル信号と無線周波数信号から離れなければならない。
1.2設計区分は物理区分と電気区分に分けることができる。物理パーティションは主にコンポーネントのレイアウト、方向、シールドなどの問題に関連し、電気パーティションは、配電、無線周波数配線、感受性回路、信号、および接地されたパーティションに分解され続けることができる。
1.2.1物理パーティションの問題について議論します。コンポーネントレイアウトは良好な無線周波数設計を実現する鍵である。最も効果的な技術は、まずコンポーネントを無線周波数経路に固定し、入力が出力から遠ざかるように無線周波数経路の長さを最小化し、高電力回路と低電力回路をできるだけ接地するように方向を調整することです。
最も効果的な回路基板積層方法は、主接地面（主接地線）を表層以下の第2層上に配置し、できるだけ表層上に無線周波数線を配線することである。RF経路上の貫通孔のサイズを最小化することは、経路インダクタンスを低減するだけでなく、主接地上の仮想溶接点を低減し、RFエネルギーが積層板の他の領域に漏れる機会を低減することができる。物理空間では、多段増幅器などの線形回路は通常、複数のRF領域を互いに分離するのに十分であるが、デュプレクサ、ミキサ、および中間周波増幅器／ミキサは常に複数のRF／IFを有する。信号が干渉し合うので、この影響をできるだけ減らすことに注意しなければならない。
1.2.2無線周波数と中間周波数トレースはできるだけ交差し、できるだけそれらの間にアースを置くべきである。正確な無線周波数経路はPCBボード全体の性能にとって非常に重要であり、これは、デバイスレイアウトが一般的に携帯電話PCBボードの設計においてほとんどの時間を占める理由である。携帯電話PCBボードの設計では、一般的に低ノイズ増幅器回路をPCBボードの片側に配置し、大電力増幅器を他方側に配置し、最後にデュプレクサを介して同じ側のRF端とベースバンド処理に接続することができる。デバイスの端のアンテナ上にあります。スルーホールが回路基板の一方の側から他方の側に無線周波数エネルギーを伝達しないようにするには、いくつかのテクニックが必要です。一般的な技術の1つは、両側にブラインドホールを使用することです。PCBボードの両側に無線周波数干渉のない領域にスルーホールを配置することにより、スルーホールの悪影響を最小限に抑えることができる。複数の回路ブロック間の十分な分離を確保することはできない場合がある。この場合、RF領域におけるRFエネルギーを遮蔽するための金属遮蔽の使用を考慮する必要がある。金属シールドは床に溶接し、アセンブリと一緒に保存しなければなりません。適切な距離であるため、貴重なPCBボードスペースを占有する必要があります。シールドカバーの完全性をできるだけ確保することが重要です。金属シールドカバーに入るデジタル信号線はできるだけ内層に深く入り込むべきであり、配線層の下のPCB層は接地層であることが望ましい。RF信号線は、金属シールドの底部の小さな間隙と接地間隙の配線層から引き出すことができるが、間隙の周囲にはできるだけ多く接地され、異なる層の接地は複数の貫通孔を介して接続されることができる。
1.2.3正確で効果的なチップ電力のデカップリングも重要である。線形回路を集積した無線周波数チップの多くは電源ノイズに非常に敏感である。一般的に、各チップは、すべての電源ノイズを確実に除去するために、最大4つのキャパシタと1つの分離インダクタを使用する必要があります。集積回路または増幅器は通常、オンドレイン出力を有するので、高インピーダンスRF負荷と低インピーダンスDC電源を提供するためにはプルアップインダクタが必要である。同様の原理は、インダクタ側の電源脱結合にも適用される。一部のチップでは、動作するために複数の電源が必要なため、2～3セットのキャパシタとインダクタを別々に接続解除する必要がある場合があります。インダクタが並列に接続されることはほとんどありません。これは中空変圧器を形成し、相互に干渉するためです。信号であるため、それらの間の距離は少なくとも1つのデバイスの高さに等しいか、直角に配置して、相互誘導をできるだけ減らす必要があります。
1.2.4電気区分の原則は物理区分の原則とほぼ同じであるが、他の要素も含まれている。携帯電話の一部の部品は異なる動作電圧を使用し、ソフトウェアによって制御されてバッテリ寿命を延長します。これは、携帯電話が複数の電源を動作させる必要があることを意味し、隔離により多くの問題が発生しています。電源は一般的にコネクタから導入され、回路基板の外部のノイズを除去するためにすぐにデカップリングされ、スイッチまたはレギュレータのセットを通過した後に分配されます。携帯電話PCB基板上のほとんどの回路の直流電流は小さいので、トレース幅は通常問題ではありません。しかし、伝送電圧降下を最小限に抑えるためには、高電力増幅器の電源個別配線にできるだけ広い大電流回路が必要である。過剰な電流損失を回避するためには、複数のスルーホールが電流を1つの層から別の層に転送する必要があります。また、高電力増幅器の電源ピンで完全にデカップリングできない場合は、高電力ノイズが回路基板全体に放射され、さまざまな問題が発生します。高出力増幅器の接地は重要であり、通常は金属遮蔽を設計する必要があります。ほとんどの場合、無線周波出力を無線周波入力から遠ざけることも重要です。これは増幅器、バッファ、フィルタにも適用されます。最悪の場合、増幅器とバッファの出力が適切な位相と振幅で入力端にフィードバックされると、自己励起発振が発生する可能性があります。最良の場合、それらは任意の温度および電圧条件下で安定して動作することができる。実際には、不安定になり、RF信号にノイズと相互変調信号を追加することがあります。RF信号線がフィルタの入力端から出力端をループバックしなければならない場合、フィルタのバンドパス特性が大きく損なわれる可能性があります。入出力間で良好な分離を得るためには、フィルタの周囲に地線を敷設し、フィルタの下層領域に地線を敷設し、フィルタの周囲の主地線に接続する必要があります。フィルタを通過する必要がある信号線をフィルタピンからできるだけ遠ざける良い方法でもある。
また、プレート全体の各所の接地には非常に注意しなければなりません。そうしないと、結合チャネルが導入されます。シングルエンドまたは平衡無線周波数信号線の使用を選択できる場合があります。交差干渉とEMC/EMIの原理はここにも適用される。適切に配線すれば、平衡無線周波数信号線はノイズと交差干渉を低減することができますが、通常はインピーダンスが高く、適切な信号源、線路、負荷インピーダンスを得るためには、合理的な線幅を維持しなければなりません。実際に配線するのは少し難しいかもしれません。バッファは、異なる回路、特に局部発振器を駆動するために同じ信号を2つの部分に分割することができるため、分離効果を高めるために使用することができ、複数のミキサを駆動するために1つのバッファを必要とすることがあります。ミキサが無線周波数でコモンモード分離状態に達すると、正常に動作しなくなります。バッファは、回路が干渉しないように、異なる周波数でのインピーダンス変化をうまく分離することができる。バッファは設計に非常に役立ちます。これらは駆動する必要がある回路に追従して、高出力トレースを非常に短くすることができます。バッファの入力信号レベルは相対的に低いため、ボード上の他の信号と干渉しにくい。回路が干渉する。電圧制御発振器（VCO）は、異なる電圧を異なる周波数に変換することができる。この機能は高速チャネル切り替えに使用されますが、制御電圧上のトレースノイズをわずかな周波数変化に変換し、RF信号にノイズを増加させます。
1.2.5ノイズが増加しないようにするためには、まず、制御線の予想帯域幅がDCから2 MHzの間にある可能性があり、フィルタリングによってこのような広帯域ノイズを除去することはほとんど不可能である、次に、VCO制御線は通常、周波数を制御するフィードバック回路の一部である。多くの場所にノイズが導入される可能性があるので、VCO制御線を慎重に処理する必要があります。無線周波数トレースの下の接地がしっかりしており、すべてのコンポーネントが主接地にしっかりと接続され、ノイズを引き起こす可能性のある他のトレースから隔離されていることを確認します。また、VCOの電源が十分に解凍されていることを確認する必要があります。VCOのRF出力は通常比較的高いレベルであるため、VCOの出力信号は他の回路と干渉しやすいため、特にVCOに注意しなければならない。実際、VCOは通常RF領域の末端に配置され、時に金属遮蔽が必要である。共振回路（1つは送信機用、もう1つは受信機用）はVCOと関係がありますが、独自の特徴もあります。簡単に言えば、共振回路は、VCOの動作周波数を設定し、音声またはデータをRF信号に変調するのに役立つ容量ダイオードを備えた並列共振回路である。すべてのVCO設計原則は共振回路にも適用される。共振回路は、基板上に広い分布領域を持ち、通常は非常に高いRF周波数で動作するかなりのコンポーネントを含むため、通常、共振回路はノイズに非常に敏感である。信号は通常、チップの隣接ピン上に配置されているが、これらの信号ピンは比較的大きなインダクタとキャパシタと一緒に動作する必要があり、逆にこれらのインダクタとキャパシタの位置が非常に近く、ノイズに敏感な制御回路に接続される必要がある。それを実現するのは容易ではない。
自動利得制御（AGC）増幅器も問題が発生しやすい場所であり、送信回路にも受信回路にもAGC増幅器がある。AGC増幅器は通常、ノイズを効果的に除去することができるが、携帯電話は送信信号と受信信号強度の急速な変化を処理することができるため、AGC回路はかなり広い帯域幅を必要とし、これによりいくつかのキー回路にAGC増幅器を導入することが容易になる。AGC回路の設計は良好なアナログ回路設計技術に合致しなければならず、これらの技術は短オペアンプ入力ピンと短フィードバック経路と関係があり、どちらもRF、IFまたは高速デジタル信号トレースから離れなければならない。同様に、良好な接地も重要であり、チップの電源はよく切り離さなければならない。入力端子または出力端子に長い線を接続する必要がある場合は、出力端子に接続することが望ましい。通常、出力側のインピーダンスははるかに低く、ノイズが発生しにくい。一般に、信号レベルが高いほど、ノイズを他の回路に導入しやすくなる。すべてのPCB設計では、デジタル回路をアナログ回路からできるだけ遠ざけることが一般的な原則であり、RFPCB設計にも適している。共通アナログ接地と信号線を遮蔽して分離するための接地は通常同様に重要である。そのため、設計の初期段階では、綿密な計画、熟考したコンポーネントレイアウト、徹底したレイアウト評価が重要です。無線周波数も同様の方法を使用しなければならない。アナログ回線や非常に重要なデジタル信号から回線を遠ざけるように維持する。すべての無線周波数トレース、パッド、コンポーネントは、できるだけ接地銅を充填し、できるだけ主接地線に接続する必要があります。RFトレースが信号線を通過しなければならない場合は、それらの間にRFトレースに沿ってプライマリアースに接続されたアース線を配線してみてください。不可能な場合は、交差していることを確認してください。これにより容量結合が最小限に抑えられる。同時に、各無線周波数トレースの周りにできるだけ多くのアース線を配置し、それを主アース線に接続します。さらに、平行RFトレース間の距離を最小化することは、誘導結合を最小化することができる。堅固な接地面が表面の下の第1層上に直接配置されている場合、他の慎重に設計された方法も効果がありますが、隔離効果は最も優れています。PCB板の各層には、できるだけ多くの接地を配置し、それを主接地に接続します。トレースをできるだけ近くに配置して、内部信号層と配電層の図の数を増やし、接地接続ビアを表面上の分離図に配列するためにトレースを適切に調整します。PCB各層の自由接地は、小さなアンテナのようにノイズを拾ったり注入したりするため、避けるべきである。ほとんどの場合、大陸に接続できない場合は削除したほうがいいです。
1.3携帯電話PCBボードを設計する際に、以下の点に注意すること
1.3.1電源と接地線の処理
PCBボード全体の配線がよく完成していても、電源とアースの考慮が適切でないことによる干渉は製品の性能を低下させ、製品の成功率に影響を与えることもあります。そのため、電線とアース線の配線に真剣に対応し、電線とアース線によるノイズ干渉をできるだけ減らし、製品の品質を確保しなければならない。エレクトロニクス製品の設計に携わっている各エンジニアは、アース線と電源線の間のノイズの原因を理解しています。ここでは、ノイズを低減するための抑制方法についてのみ説明します。
（1）よく知られているように、電源とグランドとの間にデカップリングキャパシタを追加する。
（2）電源線とアース線の幅をできるだけ広くし、アース線は電源線より広いことが好ましく、その関係は：アース線＞電源線＞信号線であり、通常信号線の幅は：0.2½0.3 mm、最も細い幅は0.05½に達することができ、0.07 mm、電源線は1.2½2.5 mmである。デジタル回路のPCBについては、広い接地線を用いて回路を形成することができ、すなわち接地網を形成して使用することができる（アナログ回路の接地はこのように使用できない）
（3）接地線として大面積の銅層を用い、プリント基板上の未使用箇所を接地線として接続する。あるいは多層板を作ることができ、電源線とアース線がそれぞれ1階を占めている。
1.3.2デジタル回路とアナログ回路の共通接地処理
多くのPCBは単機能回路（デジタルまたはアナログ回路）ではなく、デジタルとアナログ回路の混合で構成されている。したがって、配線の際には、それらの間の相互干渉、特に地線上のノイズ干渉を考慮する必要がある。デジタル回路は周波数が高く、アナログ回路の感度が高い。信号線の場合、高周波信号線はできるだけ敏感なアナログ回路デバイスから離れなければならない。アース線の場合、PCB全体は1つのノードしか外部にないため、デジタルとアナログの共通接地の問題はPCB内部で処理しなければならない。ボード内のデジタル接地とアナログ接地は実際には別々であり、それらは相互に接続されているのではなく、PCBと外部を接続するインターフェース（プラグなど）にある。デジタル接地とアナログ接地の間に短絡がある。接続点は1つしかないことに注意してください。PCBには非共通接地もあり、これはシステム設計によって決定される。
1.3.3信号線の電気（接地）層への敷設
多層プリント基板配線では、信号線層に未舗装の導線があまりないため、より多くの層を増やすと無駄になり、一定の生産作業量が増加し、コストもそれに応じて増加する。この矛盾を解決するために、電気（接地）層に配線することを考慮することができます。まず電源層を考慮し、次に接地層を考慮しなければならない。地層の完全性を維持したほうがいいからだ。
1.3.4大面積ワイヤ接続脚の処理
大面積接地（電気）では、一般的なコンポーネントの脚が接続されています。接続脚の処理は総合的に考慮する必要があります。電気的性質の面では、素子脚のパッドを銅表面に接続することが好ましい。部品の溶接と組立には、以下のようないくつかの不良の危険性があります。溶接には高出力ヒーターが必要です。2.虚溶接点が発生しやすい。したがって、電気的性能とプロセス要件は、断熱板と呼ばれ、通常はサーマルパッドと呼ばれ、溶接中に断面熱が過大になることによって仮想溶接点が発生する可能性を大幅に低減するために、交差パターンのパッドに作成されます。多層板の電源（接地）分岐の処理は同じである。
1.3.5配線におけるネットワークシステムの役割
多くのCADシステムでは、配線はネットワークシステムに基づいて決定されています。グリッドが密集しすぎて、パスは増加しましたが、ステップサイズが小さすぎて、フィールド内のデータ量が大きすぎます。これは必然的にデバイスの記憶空間とコンピュータベースの電子製品の計算速度に対してより高い要求を提出します。影響が大きい。アセンブリ脚のパッドや取り付け穴、固定穴に使用されるパスなど、パスが無効なものがあります。疎すぎるメッシュと少なすぎるチャネルは分布率に大きな影響を与える。したがって、配線を支持するためには、間隔がよく、合理的なメッシュシステムが必要です。標準コンポーネントの脚間の距離は0.1インチ（2.54 mm）であるため、メッシュシステムの基本は通常0.1インチまたは0.1インチ未満の整数倍、例えば0.05インチ、0.025インチ、0.02インチなどに設定されています。
1.4高周波PCB設計の技術と方法は以下の通り：
1.4.1伝送路の角は45°であり、エコー損失を低減する
1.4.2絶縁定数が厳格に等級制御された高性能絶縁回路基板を採用すること。この方法は、絶縁材料と隣接配線との間の電磁場の効率的な管理に有利である。
1.4.3高精度エッチングに関するPCB設計仕様を改善する。指定された線幅の総誤差が+/-0.007インチであることを考慮する必要があり、配線形状のアンダーカットと断面を管理し、配線側壁のめっき条件を指定する必要がある。配線（線）幾何形状とコーティング表面の全体的な管理は、マイクロ波周波数に関連する表皮効果問題を解決し、これらの仕様を実現するために非常に重要である。
1.4.4突出したリードにタップインダクタンスがあるので、リード付きコンポーネントの使用を避ける。高周波環境では、表面実装素子を使用することが好ましい。
1.4.5信号スルーホールについては、スルーホールでのリードインダクタンスを引き起こすため、敏感板にスルーホール処理（pth）プロセスを使用しないでください。
1.4.6豊富な接地面を提供する。これらの接地面をモールド孔を用いて接続し、3 D電磁場が回路基板に影響を与えるのを防止する。
1.4.7化学ニッケルめっきまたは金浸漬プロセスを選択する場合、HASL法を用いてめっきを行わないでください。このめっき表面は高周波電流により良好な表皮効果を提供することができる（図2）。さらに、このような高溶接性のコーティングは、環境汚染を低減するのに役立つより少ないリード線を必要とする。
1.4.8ソルダーレジストはペーストの流れを防ぐことができる。しかし、厚さの不確実性と絶縁性能の未知性のため、回路基板の表面全体が半田マスク材料で覆われており、これによりマイクロストリップ設計における電磁エネルギーが大きく変化することになる。通常、半田ダムは半田マスクとして使用されています。電磁場この場合、マイクロストリップから同軸ケーブルへの変換を管理します。同軸ケーブルでは、接地層がリング状に絡み合い、均一に間隔を空けている。マイクロストリップでは、接地面は能動線の下に位置している。これにより、設計中にこれらの効果を理解し、予測し、考慮する必要があるエッジ効果が導入されます。もちろん、この不整合はエコー損失にもつながり、ノイズや信号干渉を避けるためには、この不整合をできるだけ減らす必要があります。
1.5電磁適合設計
電磁互換性とは、電子機器が様々な電磁環境で効果的に動作する能力を調整することを意味する。電磁互換設計の目的は、電子機器が各種の外部干渉を抑制でき、電子機器が特定の電磁環境で正常に動作できるようにするとともに、電子機器自体が他の電子機器に対する電磁干渉を低減することである。
1.5.1合理的な線幅の選択
過渡電流による印刷線路への衝撃干渉は主に印刷線路のインダクタンスによるものであるため、印刷線路のインダクタンスをできるだけ減らすべきである。プリント配線のインダクタンスはその長さに比例し、幅に反比例するため、短くて正確な配線は干渉を抑制するのに有利である。クロックリード、ラインドライバまたはバスドライバの信号線は通常、大きな過渡電流を搬送し、印刷線はできるだけ短くしなければならない。ディスクリート素子回路では、印刷線の幅は約1.5 mmで、完全に要求を満たすことができます。集積回路の場合、印刷線幅は0.2 mmから1.0 mmの間で選択できます。
1.5.2正しい配線戦略を採用する
等の配線を使用すると、ワイヤインダクタンスを下げることができますが、ワイヤ間の相互インダクタンスと分布容量が増加します。レイアウトが許可されている場合は、メッシュ状の配線構造を使用することが望ましい。具体的には、プリント基板の一方を水平に配線し、他方を水平に配線する。次に十字穴に金属化穴を接続します。
1.5.3プリント配線基板の導体間のクロストークを抑制するために、配線を設計する時、できるだけ長距離などの配線を避け、そしてできるだけ線路間の距離を延長し、信号線、アース線と電源線はできるだけ遠くなければならない。交差しないでください。干渉に非常に敏感な信号線の間に接地印刷線を設けることで、クロストークを効果的に抑制することができる。
1.5.4高周波信号がプリント配線を通過する際に発生する電磁放射を避けるために、プリント配線基板を配線する際には以下の点にも注意すること：
（1）プリント配線の不連続性を極力減らす。例えば、電線の幅は突然に変化してはならず、電線の角は90度より大きくして、円形配線を禁止しなければならない。
（2）クロック信号リードは電磁放射干渉を発生する可能性が最も高い。配線する場合は、接地回路に近づき、ドライバはコネクタに近づきます。
（3）バスの運転手は運転するバスに近づくべきである。プリント基板から離れたリード線の場合、ドライバはコネクタのそばにあるはずです。
（4）データバスの配線は、2本の信号線の間に1本の信号接地線を挟むべきである。後者は通常高周波電流を運ぶので、接地回路を最も重要でないアドレスリードのそばに置くことが望ましい。
（5）プリント基板上に高速、中速、低速の論理回路を配置する場合、図1に示すようにデバイスを配置する。
1.5.5反射干渉の抑制
プリント配線の端部に発生する反射干渉を抑制するためには、特別な必要に加えて、プリント配線の長さをできるだけ短くし、低速回路を使用する必要があります。必要に応じて、接地端子と電源端子の伝送路端に同じ抵抗の整合抵抗器を追加することができます。経験上、一般的に速いTTL回路では、プリント配線長が10 cmを超える場合には、端子整合措置をとるべきである。整合抵抗器の抵抗値は、集積回路の出力駆動電流と吸収電流の最大値に基づいて決定されるべきである。
1.5.6回路基板設計過程における差動信号線配線戦略の採用
非常に緊密な配線を有する差動信号対も互いに密接に結合される。この相互結合により、EMI送信が低減される。通常（もちろんいくつかの例外もあります）差分信号も高速信号なので、通常は高速設計規則が適用されます。差動信号のルーティングは特にそうであり、特に伝送路のために信号線を設計する場合。これは、信号線の特性インピーダンスが信号線に沿って連続的で一定であることを保証するために、信号線の配線を慎重に設計しなければならないことを意味します。差分ペアのレイアウトと配線の過程で、差分ペアの2本のPCB線が完全に同じであることを望んでいます。これは、実際の用途では、差分ペアのPCB線が完全に同じインピーダンスを持ち、配線長が完全に同じであることを保証するために最善を尽くすべきであることを意味している。差動PCB線路は一般にペア配線となっており、それらの間の距離は線路ペア方向の任意の位置で一定に保たれている。通常、差動ペアの配置と配線は常にできるだけ近くに配置されます。
