PCB技術 - テスト容易化のためのbga回路設計ルールの改善

の継続的な改善小型化,コンポーネントと配線技術も大きな発展を遂げた, bgaシェルに実装された高集積マイクロICなど, そして、導体間の絶縁間隔をにする0.5 mm. これらはちょうどつの例です. 配線 デザイン 電子部品は、将来の製造工程での試験をうまく行うことができるかどうかに影響を与えている. ここでいくつかの重要なルールと実用的なヒントです.

いくつかの規定を守ることによって（テスト容易性のためのDFT設計), 生産テストの準備と実装コストを大幅に削減することができます. これらの規則は長年にわたって発展した. もちろん, 新しい生産技術と部品技術が採用されるならば, したがって、それらは拡大され、適応されなければならない. 電子製品のサイズが小さくなるほど小さくなる, つの特に顕著な問題は現れました：1.つは、接触することができるより少ない、より少ない回路ノードがあるということですもう一つは、回路テストのような方法です. アプリケーション制限. これらの問題を解決するために, 回路レイアウトに対応した対応策, 新しいテスト方法と革新的なアダプタソリューションを採用することができます. 第2.の問題に対する解決は、独立したプロセスとして元々使われた試験システムが追加の作業を行うことを含む. これらのタスクには、テストシステムを介してメモリコンポーネントをプログラムするか、統合コンポーネントのセルフテスト（ビルトインセルフテスト、BIST、ビルトインセルフテスト）を実装することが含まれます。これらのステップをテストシステムに移す, 全体, それはまだ付加価値. これらの対策を円滑に実施するために, 製品研究開発段階には対応する配慮が必要である.

1.テスト可能性とは

テストエンジニアは、特定のコンポーネントの特性を検出するために最も単純な可能な方法を使用することができます。簡単に言えば

製品が技術仕様を満たしているかどうかを検査する方法は簡単か？

どれくらい速くテストプログラムを書くことができますか？

製品の故障はどの程度まで包括的であることがわかったか。

テストポイントにアクセスする方法は簡単ですか？

良いテストを達成するために, 機械電気 デザイン 規則を考慮しなければならない. もちろん, 最良の試練を達成する, 特定の価格を支払う必要があります, しかし、プロセス全体, それは一連の利点を持っている, したがって、製品の成功生産のための重要な前提条件です.

テストフレンドリー技術の開発

過去に、製品が前のテストポイントでテストされることができなかったならば、問題は単にテストポイントに移されました。製造テストで製品欠陥が見つからなかった場合は、欠陥の識別診断を単に機能システムテストに移す。

それどころか、今日、人々はできるだけ早く欠陥を見つけようとします。その利点は、低コストだけでなく、より重要なことに、今日の製品は非常に複雑であり、いくつかの製造欠陥は、機能テストではまったく検出されない場合があります。例えば、ソフトウェアまたはプログラミングで予めインストールされる必要がある若干のコンポーネントは、そのような問題を有する。(フラッシュメモリやISP :システムプログラマブルデバイスなど)。これらのコンポーネントのプログラミングは開発段階で計画しなければならず、テストシステムもこのプログラミングをマスターしなければなりません。

友好をテストするには少しお金が必要です回路 デザイン, しかし, 難しい回路をテストするのにもっと費用がかかる デザインsテスト自体がコスト, そして、テストレベルの数が増加するにつれて、テストのコストが増加するオンライン試験から機能試験およびシステム試験へ, 試験コストが高くなってきている. あなたがテストの1.つをスキップするならば, 費用はさらに大きくなるだろう. 一般的なルールは、テストコストの各追加レベルの増加の係数は. テストフレンドリー回路を通じて デザイン, 欠点は早くわかる, テストフレンドリーな回路に費やされるように デザイン すぐに補償できる.

文書がテスト容易性に与える影響

コンポーネント開発で完全なデータを完全に利用するだけで、失敗を完全に発見できるテストプログラムをコンパイルすることができます。多くの場合，開発部門と試験部門間の緊密な連携が必要である。この文書は，テストエンジニアによるコンポーネント機能の理解とテストストラテジーの定式化に対して，疑わしいインパクトを与えている。

ドキュメントの不足とコンポーネント機能の理解が不十分なことに起因する問題を回避するために、テストシステムメーカーは、ランダムな原理に従ってテストパターンを自動的に生成するソフトウェアツールに依存できます。非ベクトルメソッドは1つだけをカウントできます。便宜的な解決の種類。

テストの前の完全なドキュメントは、部品リスト、回路設計データ（主にCADデータ）とサービスコンポーネント（データシートのような）の機能に関する詳細な情報を含みます。すべての情報がマスターされるときだけ、テストベクトルをコンパイルすることができて、構成要素失敗パターンを定義するか、特定の事前調整をすることができます。

また、部品がよく溶接されているかどうかを確認するために必要とされるような機械的データも重要である。最後に、フラッシュメモリ、PLD、FPGAなどのプログラム可能な構成要素については、それらが最後のインストールでプログラムされていない場合、それらは試験システムにプログラムされなければならず、それぞれのプログラミングデータも知らなければならない。フラッシュデバイスのプログラミングデータはそのままでなければならない。フラッシュチップが16 Mビットデータを含んでいるなら、16Mbitを使うことができなければなりません。例えば、4 Mビットメモリがコンポーネントに300 kbitデータだけを提供するのに用いられるならば、この状況は起こるかもしれません。もちろん、データはインテル・ルーズ・チェックス・ヘックスやモトローラ・ラエのレコード構造などの一般的な標準フォーマットに準備されるべきである。ほとんどのテストシステムは、フラッシュやISPコンポーネントをプログラムできる限り、これらのフォーマットを解釈することができます。上記の情報の多くは、多くのコンポーネントの製造にも必要です。もちろん、製造性とテスト容易性の間に明確な区別が必要である。なぜなら、これは全く別の概念であり、それは別の前提を構成しているからである。

良好な試験性を有する機械的接触条件

力学の基本ルールを考慮しなければ、電気的側面において非常に良好な試験性を有する回路でさえ、試験するのが困難である場合がある。多くの要因は電気的安定性を制限することができる。テスト・ポイントが十分でないかまたは小さすぎる場合、プローブ・ベッド・アダプタが回路の全てのノードに着くことは困難である。テストポイントの位置誤差とサイズ誤差が大きすぎる場合、テスト再現性の悪い問題が生じる。プローブベッドアダプタを使用する場合は、クランプ穴とテストポイントのサイズと位置決めに関する一連の推奨事項に注意を払う必要があります。

最良試験性のための電気的前提条件

電気的条件は機械的接触条件として良好な試験性に重要であり，両者は不可欠である。ゲート回路はテストできない。その理由は、スタート入力端子がテストポイントを通じて連絡されないか、あるいは開始入力端子がパッケージ内にあって外部からはアクセスできないからである。原則として、2つの条件は両方とも悪い。テストを不可能にする。回路を設計するとき、オンライン試験方法によって試験されるすべての構成要素は、各構成要素が電気的に絶縁されることができるように、ある機構を有するべきであることに留意すべきである。この機構は、入力端子を禁止することによって実現することができる。

ほとんどすべてのテストシステムは、バック駆動方法でノードの状態を任意の状態にすることができるが、関与するノードに対して禁止された入力を準備する方がよい。まず、ノードをハイオーム状態にする。その後、対応するレベル“穏やか”を追加します。

同様に、ビート発生器は、スタート・リード、ゲート回路またはプラグイン・ブリッジを通して、発振器の後ろから直接切り離される。スタート入力端子は回路に直接接続してはならず、100オームの抵抗を介して回路に接続されていなければならない。各コンポーネントは、独自のスタート、リセットまたは制御ピンを持つ必要があります。多くのコンポーネントの開始入力端子が抵抗を共有し、回路に接続されていることを回避しなければならない。この規則は、ASIC構成要素にも適用され、これらの構成要素はまた、出力を高オーム状態にすることができるピンを有するべきである。動作電圧がオンにされるとき、コンポーネントがリセットされることができる場合、それはまた、テスタがリセットを開始するのに非常に役立つ。この場合、単にテスト前の所定の状態にすることができる。

これらの場所で見つからない短絡がコンポーネント故障を引き起こすかもしれないので、未使用コンポーネントのリードピンもアクセスできるはずです。また、未使用のゲート回路は、将来的には設計改善のために使用されることが多く、回路に変更してもよい。それで、彼らが彼らの作品の信頼性を確実にするために始めからテストされるべきであることも重要です。

テスト容易化

プローブベッドアダプタ使用時の試験性改善のための提案

ホールドダウンホール

斜め配置

位置決め精度は±±0 . 5 mmであった

直径精度は約±0.076／−0 mm（＋3／−0ミル）である

テストポイントに対する位置決め精度は、テンソル±0.05 mmである

コンポーネントのエッジからの距離は少なくとも3 mmです

いいえ貫通接触

テストポイント

できるだけ正方

試験点の直径は少なくとも0.88 mm（35 mil）である

測定点の大きさ精度は0 . 076 mmであった。

試験点間の間隔の正確さは，数±0.076 mmであった

テストポイント間隔は可能な限り

tinned、端面を直接溶接することができます

コンポーネントのエッジから少なくとも3 mm

すべてのテストポイントは、おそらくプラグインボードの背面にする必要があります

テストポイントはプラグインボードに均等に分配されるべきです

各ノードは、少なくとも1つのテストポイント（100 %チャンネル）を有する

予備または未使用のゲート回路はテストポイントを有する

電源の複数の外部テストポイントは、異なる位置に分配される

コンポーネント

同じ方向にロゴテキスト

モデル、バージョン、シリアル番号とバーコードが明確に識別されます

コンポーネントの名前は明らかに表示されるべきであり、できるだけコンポーネントの隣に直接マークされるべきです

フラッシュメモリと他のプログラム可能なコンポーネントについて

フラッシュメモリのプログラミング時間は、非常に長い（大きいメモリまたはメモリバンクのための1分まで）。したがって、このとき他の構成要素のリバースドライブは許されない。この状況を避けるために、アドレスバスの制御線に接続されている全ての構成要素は、高いオーム状態に置かれなければならない。同様に、データバスはフラッシュメモリが空であることを確実にするために孤立した状態に置かれることができなければならなくて、次のステップのためにプログラムされることができなければならない。

システムプログラマブルコンポーネント（ISP）には、いくつかの要件（例えばAltera、XilinxとLatuceのような会社からの製品）と他の特別な要件があります。テスト可能性のための機械的および電気的前提条件に加えて、データのプログラミングおよび検証の可能性も保証されるべきである。AlteraとXilinxコンポーネントのために、シリアルベクトル形式（シリアルベクトル形式SVF）が使用されます。多くのテストシステムは、そのようなコンポーネントをプログラムし、信号発生器をテストするためにシリアルデータ形式（SVF）に入力データを使用することができる。これらのコンポーネントは、バウンダリ・スキャン・キー（Boundary Scan Kette JTAG）を通じてプログラムされ、一連のデータフォーマットもプログラムされる。プログラミングデータを収集する際には、回路内の全ての構成要素を考慮し、プログラム対象の部品のみにデータを復元しないことが重要である。

プログラミングするとき、自動テスト信号発生器は、全体のコンポーネントチェーンを考慮に入れて、バイパスモデルに他のコンポーネントを接続する。逆に、格子は、JEDECフォーマットでデータを必要とし、通常の入出力端子を介して並列にプログラムされる。プログラミング後、データはまた、コンポーネントの機能をチェックするために使用されます。開発部門によって提供されるデータは、テストシステムが直接適用されるように簡単にする必要があります、またはそれは簡単な変換を介して適用することができます。

境界走査（JTAG）について

複雑なコンポーネントの細かいグリッドに基づいてコンポーネントは、テストエンジニアにいくつかのアクセス可能なテストポイントを提供します。このとき、試験性を向上させることが可能である。このため、境界スキャンと積分自己テスト技術を用いてテスト終了時間を短縮し、テスト効果を向上させることができる。

開発エンジニアとテストエンジニアのために、境界走査と統合自己テスト技術に基づくテスト戦略は、確かにコストを増やします。開発エンジニアは、回路内の境界スキャン・コンポーネント（IEEE - 1149.1 -規格）を使用しなければならず、対応する特定のテスト・ピン（テストデータ入力TDI、テストデータ出力TDO、テスト・クロック周波数）−TCKおよびテスト・モード選択−TMSおよびGGFをアクセスしようとする。を返します。テストエンジニアは、コンポーネントの境界スキャンモデル（BSDL境界スキャン記述言語）を開発します。この時点で、彼はどのような境界スキャン機能と関連するコンポーネントの指示を知っている必要があります。バウンダリスキャンテストは短絡回路とオープン回路をリードレベルまで診断できる。また、開発エンジニアが指定した場合は、コンポーネントの自動テストは、バウンダリスキャンコマンド“runbist”で起動することができます。特にASICや他の複雑なコンポーネントが回路に存在する場合、これらのコンポーネントの通常のテストモデルはありません。境界スキャン・コンポーネントを通して、試験モデルを開発するコストは、大いに減らされることができる。

時間とコストの低減は各部品ごとに異なる。icを持つ回路では，100 %の発見が必要な場合，約40万個のテストベクトルが必要となる。境界スキャンを使用することによって、テストベクトルの数は同じ故障発見率の下で何百にも減らされることができます。したがって、境界スキャン法は、テストモデルが存在しない、または、コンタクト回路のノードが制限されているという点で特別な利点を有する。バウンダリスキャンを使用するかどうかは、開発、利用、製造コストの増加に依存する。境界スキャンは、故障、テスト時間、市場を入力する時間、およびアダプタのコストを見つけるために時間の要件を満たす必要があります。